[發(fā)明專利]制造半導體器件的方法

在審

• 申請?zhí)枺?/td>: 202110652211.3
• 申請日: 2021-06-11
• 公開（公告）號: CN113539963A
• 公開（公告）日: 2021-10-22
• 發(fā)明（設(shè)計）人: 魏宇晨;巫豐印;謝子逸
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/8238
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

在制造半導體器件的方法中，在襯底上方形成犧牲柵極結(jié)構(gòu)。犧牲柵極結(jié)構(gòu)包括犧牲柵電極。在犧牲柵極結(jié)構(gòu)上方形成第一介電層。在第一介電層上方形成第二介電層。平坦化第二介電層和第一介電層并且使第二介電層和第一介電層凹進，并且犧牲柵極結(jié)構(gòu)的上部暴露，而犧牲柵極結(jié)構(gòu)的下部嵌入在第一介電層中。在暴露的犧牲柵極結(jié)構(gòu)上方和第一介電層上方形成第三介電層。在第三介電層上方形成第四介電層。平坦化第四介電層和第三介電層，并且犧牲柵電極暴露，并且第三介電層的一部分保留在凹進的第一介電層上。去除犧牲柵電極。

技術(shù)領(lǐng)域

本申請的實施例涉及制造半導體器件的方法。

背景技術(shù)

隨著半導體工業(yè)為了追求更高的器件密度、更高的性能和更低的成本而進入納米技術(shù)工藝節(jié)點，制造和設(shè)計問題帶來的挑戰(zhàn)導致了三維設(shè)計的發(fā)展，諸如多柵極場效應晶體管(FET)，包括鰭式FET(FinFET)和全環(huán)柵(GAA)FET。在FinFET中，柵電極與溝道區(qū)域的三個側(cè)面相鄰，其中柵極介電層介于其間。FinFET的柵電極包括通過柵極替換技術(shù)形成的一層或多層金屬材料。

發(fā)明內(nèi)容

本申請的一些實施例提供了一種制造半導體器件的方法，包括：在襯底上方形成犧牲柵極結(jié)構(gòu)，所述犧牲柵極結(jié)構(gòu)包括犧牲柵電極；在所述犧牲柵極結(jié)構(gòu)上方形成第一介電層；在所述第一介電層上方形成第二介電層；平坦化所述第二介電層和所述第一介電層并且使所述第二介電層和所述第一介電層凹進，從而使得所述犧牲柵極結(jié)構(gòu)的上部暴露，而所述犧牲柵極結(jié)構(gòu)的下部嵌入在所述第一介電層中；在所述暴露的犧牲柵極結(jié)構(gòu)上方和所述第一介電層上方形成第三介電層；在所述第三介電層上方形成第四介電層；平坦化所述第四介電層和所述第三介電層，從而使得所述犧牲柵電極暴露，并且所述第三介電層的一部分保留在所述凹進的第一介電層上；以及去除所述犧牲柵電極。

本申請的另一些實施例提供了一種制造半導體器件的方法，包括：在襯底上方形成犧牲柵極結(jié)構(gòu)，其中，所述犧牲柵極結(jié)構(gòu)的每個包括犧牲柵電極，并且所述犧牲柵極結(jié)構(gòu)的每個的上部暴露，而所述犧牲柵極結(jié)構(gòu)的每個的下部嵌入在第一介電層中；在所述暴露的犧牲柵極結(jié)構(gòu)上方和所述第一介電層上方形成第二介電層；在所述第二介電層上方形成第三介電層；平坦化所述第三介電層和所述第二介電層，從而使得所述犧牲柵電極暴露，并且所述第二介電層的一部分保留在所述凹進的第一介電層上；以及從所述犧牲柵極結(jié)構(gòu)的每個中去除所述犧牲柵電極，從而形成柵極間隔，其中，粗糙圖案區(qū)域處的凹陷量為1nm至5nm，其中在所述粗糙圖案區(qū)域中，相鄰犧牲柵極結(jié)構(gòu)之間的距離為50nm或更大。

本申請的又一些實施例提供了一種制造半導體器件的方法，包括：在襯底上方形成下面的結(jié)構(gòu)，其中，所述下面的結(jié)構(gòu)的每個的上部暴露，而所述下面的結(jié)構(gòu)的每個的下部嵌入在第一介電層中；在所述暴露的下面的結(jié)構(gòu)上方和所述第一介電層上方形成第二介電層；在所述第二介電層上方形成第三介電層；以及平坦化所述第三介電層和所述第二介電層，從而使得所述下面的結(jié)構(gòu)暴露，并且所述第二介電層的一部分保留在所述凹進的第一介電層上，其中，平坦化所述第三介電層和所述第二介電層包括：第一化學機械拋光(CMP)工藝，用于蝕刻所述第三介電層；第二化學機械拋光工藝，用于蝕刻所述第二介電層，當所述下面的結(jié)構(gòu)的一部分暴露時結(jié)束；以及第三化學機械拋光工藝，用于使所述第二介電層和所述下面的結(jié)構(gòu)凹進。

附圖說明

當結(jié)合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明。需要強調(diào)，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制，僅用于說明目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1示出了根據(jù)本發(fā)明的實施例的用于制造半導體器件的順序工藝的階段中的一個。

圖2示出了根據(jù)本發(fā)明的實施例的用于制造半導體器件的順序工藝的階段中的一個。

圖3示出了根據(jù)本發(fā)明的實施例的用于制造半導體器件的順序工藝的階段中的一個。

圖4示出了根據(jù)本發(fā)明的實施例的用于制造半導體器件的順序工藝的階段中的一個。