[發明專利]P型環柵器件堆疊結構及增強P型環柵器件溝道應力方法

在審

• 申請號: 202110650073.5
• 申請日: 2021-06-10
• 公開（公告）號: CN113394295A
• 公開（公告）日: 2021-09-14
• 發明（設計）人: 張衛;徐敏;劉桃;汪大偉;王晨;徐賽生;吳春蕾;尹睿
• 申請（專利權）人: 上海集成電路制造創新中心有限公司;復旦大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423
• 代理公司: 上?；坳现R產權代理事務所(普通合伙) 31343
• 代理人: 徐海晟;陳成

本發明提供了一種用于P型環柵器件的堆疊結構及增強P型環柵器件的溝道應力的方法，通過將堆疊件的犧牲層與溝道層材料的晶格常數設置成犧牲層材料的晶格常數小于溝道層的材料的晶格常數，并且溝道層的材料的晶格常數等于底層結構的材料的晶格常數；以使得初始狀態下，溝道層無應變，犧牲層具有初始的張應變；當犧牲層發生弛豫時，溝道層受到犧牲層因弛豫而誘導的壓應變，從而巧妙地利用犧牲層來增強P型環柵器件的溝道層應力，從而提高P型環柵器件的空穴遷移率。

技術領域

本發明涉及領域半導體領域，尤其涉及一種用于P型環柵器件的堆疊結構及增強P型環柵器件的溝道應力的方法。

背景技術

晶體管器件，可理解為用半導體材料制作的開關結構。隨著半導體技術的發展，晶體管器件從平面晶體管發展到FinFE晶體管，再發展到環柵晶體管。環柵晶體管也可理解為GAA晶體管、GAAFET。其中，GAA的全稱為：Gate-All-Around，表示一種全環繞式柵極技術。

對于N型晶體管與P型晶體管而言，其載流子的遷移率存在差異，從而使得N型晶體管與P型晶體管在相同尺寸下的電流能力存在差異。其中對于平面晶體管而言，N型晶體管的電子遷移率比P型晶體管的空穴遷移率大了幾乎一倍，解決這一問題的方式為通過平面晶體管的源漏鍺硅(SiGe)應力技術來調節N型晶體管溝道和P型晶體管溝道的載流子遷移率。發展到FinFE晶體管時，N型晶體管與P型晶體管的載流子遷移率相差不大。而發展到GAA晶體管時，N型晶體管的電子遷移率有了很大的提高，而P型晶體管的空穴遷移率反而降低了，導致N型GAA晶體管和P型GAA晶體管的載流子遷移率相差很大。從而當把N型GAA晶體管和P型GAA晶體管進行集成時，電流匹配問題非常突出。

而當晶體管發展到先進節點的FinFE、GAA器件時，源漏提供給溝道的應力大小已經趨于極限。

因而對于GAA晶體管技術而言，如何提高P型GAA晶體管的空穴遷移率是業界亟需解決的技術問題。

發明內容

本發明提供一種用于P型環柵器件的堆疊結構及增強P型環柵器件的溝道應力的方法，以提高P型環柵器件的溝道應力，從而提高P型環柵器件的空穴遷移率。

根據本發明的一方面，提供給了一種用于P型環柵器件的堆疊結構，包括：

底層結構；

設置在所述底層結構上的堆疊件，所述堆疊件包括交替層疊的犧牲層與溝道層，所述犧牲層與所述底層結構接觸；

其中，所述犧牲層的材料的晶格常數小于所述溝道層的材料的晶格常數，并且所述溝道層的材料的晶格常數等于所述底層結構的材料的晶格常數；以使得初始狀態下，所述溝道層無應變，所述犧牲層具有初始的張應變；當所述犧牲層發生弛豫時，所述溝道層受到所述犧牲層因弛豫而誘導的壓應變。

可選的，所述底層結構為硅襯底。

進一步地，所述溝道層的材料為Si，所述犧牲層的材料為SiC。

可選的，所述底層結構為應變弛豫的緩沖層(SRB，Strain Relaxed Buffer)。

進一步地，所述SRB層具體為Si_0.5Ge_0.5。

進一步地，所述溝道層的材料為Si_0.5Ge_0.5，所述犧牲層的材料為Si_0.75Ge_0.25。

可選的，所述溝道層為納米線結構或者納米片結構。

根據本發明的另一方面，提供了一種增強P型環柵器件的溝道應力的方法，包括：

提供底層結構；