[發(fā)明專利]半導(dǎo)體器件及其制作方法、芯片

在審

• 申請?zhí)枺?/td>: 202110649504.6
• 申請日: 2021-06-10
• 公開（公告）號: CN113394185A
• 公開（公告）日: 2021-09-14
• 發(fā)明（設(shè)計(jì)）人: 趙長林;周玉;胡勝
• 申請（專利權(quán)）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/528;H01L21/768
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 田婷

本發(fā)明提供一種半導(dǎo)體器件及其制作方法、芯片，半導(dǎo)體器件包括：第一晶圓，第一晶圓包括第一襯底、位于第一襯底上的第一介質(zhì)層和嵌設(shè)在第一介質(zhì)層中的導(dǎo)電層，第一襯底靠近第一介質(zhì)層的一側(cè)形成有溝槽隔離層，導(dǎo)電層形成在溝槽隔離層上；硅通孔，硅通孔貫穿第一襯底和溝槽隔離層并暴露出導(dǎo)電層；互連層，互連層填充在硅通孔中并與導(dǎo)電層電連接。本發(fā)明的第一晶圓的導(dǎo)電層形成在溝槽隔離層上，如此一來，硅通孔刻蝕過程中產(chǎn)生的大量等離子體被溝槽隔離層阻擋，無法通過導(dǎo)電層進(jìn)入到第一晶圓，從而減少或避免了硅通孔刻蝕過程引起半導(dǎo)體器件的等離子體誘導(dǎo)損傷(PID)。

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路制造技術(shù)領(lǐng)域，具體涉及一種半導(dǎo)體器件及其制 作方法、芯片。

背景技術(shù)

TSV(Through Silicon Via，硅通孔)技術(shù)是通過在芯片與芯片之間， 晶圓和晶圓之間制造垂直導(dǎo)通，實(shí)現(xiàn)芯片之間互連的技術(shù)，其能在三維方 向使得堆疊密度更大。三維芯片允許多層堆疊，實(shí)現(xiàn)多個(gè)平面器件垂直堆 疊。晶圓級三維堆疊技術(shù)中，背面引線工藝是重要技術(shù)環(huán)節(jié)，目前常采用 TSV(硅通孔)技術(shù)實(shí)現(xiàn)。

上下兩片晶圓鍵合之后，背面引線工藝常采用TSV工藝，通過刻蝕上 晶圓的硅襯底形成硅通孔，該硅通孔暴露出插塞，在硅通孔中形成互連層， 互連層通過插塞與上晶圓中的金屬層電連接，之后在上晶圓頂部(背面) 制作焊盤與硅通孔中的互連層電連接，實(shí)現(xiàn)背面引線工藝，即將金屬層通 過焊盤從背面引出。

但是硅通孔刻蝕過程時(shí)，包含帶能離子、電子和激發(fā)分子的等離子體 (Plasma)可對晶圓上的敏感器件引起等離子體誘導(dǎo)損傷(PID，Plasma Induce Damage)，導(dǎo)致電性失效或功能失效。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種半導(dǎo)體器件及其制作方法、芯片，減少或 避免硅通孔刻蝕過程引起半導(dǎo)體器件的等離子體誘導(dǎo)損傷(PID)。

本發(fā)明提供一種半導(dǎo)體器件，包括：

第一晶圓，所述第一晶圓包括第一襯底、位于所述第一襯底上的第一 介質(zhì)層和嵌設(shè)在所述第一介質(zhì)層中的導(dǎo)電層，所述第一襯底靠近所述第一 介質(zhì)層的一側(cè)形成有溝槽隔離層，在沿所述第一晶圓的厚度方向上，所述 導(dǎo)電層與所述溝槽隔離層至少部分重疊；

硅通孔，所述硅通孔貫穿所述第一襯底和所述溝槽隔離層并暴露出所 述導(dǎo)電層；

互連層，所述互連層填充在所述硅通孔中并與所述導(dǎo)電層電連接。

進(jìn)一步的，所述溝槽隔離層形成在隔離有源區(qū)的位置和/或?qū)?yīng)所述導(dǎo) 電層的位置。

進(jìn)一步的，所述溝槽隔離層的厚度范圍為：1000埃～6000埃。

進(jìn)一步的，所述導(dǎo)電層包括插塞，沿所述第一晶圓的厚度方向，所述 插塞從所述第一介質(zhì)層中延伸至所述溝槽隔離層。

進(jìn)一步的，在所述第一介質(zhì)層中，所述插塞遠(yuǎn)離所述第一襯底的一側(cè) 分布有金屬層，所述互連層通過所述插塞與所述金屬層電連接。

進(jìn)一步的，所述半導(dǎo)體器件還包括第二晶圓，所述第二晶圓包括第二 襯底和位于第二襯底上的第二介質(zhì)層、嵌設(shè)在所述第二介質(zhì)層中的第二金 屬層、貫穿部分厚度的所述第二介質(zhì)層的第二開孔和填充在所述第二開孔 中的第二鍵合金屬層；所述第一晶圓還包括貫穿部分厚度的所述第一介質(zhì) 層的第一開孔和填充在所述第一開孔中的第一鍵合金屬層；所述第一介質(zhì) 層面向所述第二介質(zhì)層鍵合，所述第一鍵合金屬層面向所述第二鍵合金屬 層鍵合。

本發(fā)明還提供一種半導(dǎo)體器件的制作方法，包括：

提供第一晶圓，所述第一晶圓包括第一襯底、位于所述第一襯底上的 第一介質(zhì)層和嵌設(shè)在所述第一介質(zhì)層中的導(dǎo)電層，所述第一襯底靠近所述 第一介質(zhì)層的一側(cè)形成有溝槽隔離層，在沿所述第一晶圓的厚度方向上， 所述導(dǎo)電層與所述溝槽隔離層至少部分重疊；