[發明專利]一種芯片IO引腳的ESD保護電路

在審

• 申請號: 202110648522.2
• 申請日: 2021-06-10
• 公開（公告）號: CN113314519A
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 戴興科
• 申請（專利權）人: 深圳市微源半導體股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 深圳市中科創為專利代理有限公司 44384
• 代理人: 彭西洋;譚雪婷

1.一種芯片IO引腳的ESD保護電路，包括芯片內部電路模塊，以及與芯片內部電路模塊連接的IO引腳、VDD端口和GND端口；所述VDD端口與GND端口之間還連接有保護二極管，其特征在于，還包括第一防靜電器件、第二防靜電器件；所述芯片內部電路模塊與GND端口的公共連接端，或芯片內部電路模塊與VDD端口的公共連接端，依次經第一防靜電器件、第二防靜電器件與IO引腳連接。

2.根據權利要求1所述的芯片IO引腳的ESD保護電路，其特征在于，所述第一防靜電器件連接于芯片內部電路模塊與GND端口的公共連接端；所述第一防靜電器件采用以下器件中的任意一種：二極管、N型MOS管；所述第二防靜電器件在第一防靜電器件采用二極管時，其也采用二極管；所述第二防靜電器件在第一防靜電器件采用N型MOS管時，其采用N型MOS管或P型MOS管。

3.根據權利要求2所述的芯片IO引腳的ESD保護電路，其特征在于，所述第一防靜電器件和第二防靜電器件均采用二極管，且兩個二極管的N端相連；所述第一防靜電器件的二極管的P端與GND端口連接，第二防靜電器件的二極管的P端與IO引腳相連。

4.根據權利要求2所述的芯片IO引腳的ESD保護電路，其特征在于，所述第一防靜電器件采用N型MOS管，第二防靜電器件采用P型MOS管，且N型MOS管的漏極與P型MOS管的源極相連；所述第一防靜電器件的N型MOS管的柵極與其源極相連后接入GND端口，所述第二防靜電器件的P型MOS管的柵極與其源極相連，所述第二防靜電器件的P型MOS管的漏極與IO端口連接。

5.根據權利要求2所述的芯片IO引腳的ESD保護電路，其特征在于，所述第一防靜電器件和第二防靜電器件均采用N型MOS管，且兩個N型MOS管的漏極相連；所述第一防靜電器件的N型MOS管的柵極與其源極相連后接入GND端口，所述第二防靜電器件的N型MOS管的柵極與其源極均接入IO端口。

6.根據權利要求1所述的芯片IO引腳的ESD保護電路，其特征在于，所述第一防靜電器件連接于芯片內部電路模塊與VDD端口的公共連接端；所述第一防靜電器件采用以下器件中的任意一種：二極管、P型MOS管；所述第二防靜電器件在第一防靜電器件采用二極管時，其也采用二極管；所述第二防靜電器件在第一防靜電器件采用P型MOS管時，其采用N型MOS管或P型MOS管。

7.根據權利要求6所述的芯片IO引腳的ESD保護電路，其特征在于，所述第一防靜電器件和第二防靜電器件均采用二極管，且兩個二極管的P端相連；所述第一防靜電器件的二極管的N端與VDD端口連接，第二防靜電器件的二極管的N端與IO引腳相連。

8.根據權利要求6所述的芯片IO引腳的ESD保護電路，其特征在于，所述第一防靜電器件采用P型MOS管，第二防靜電器件采用N型MOS管，且P型MOS管的漏極與N型MOS管的源極相連；所述第一防靜電器件的P型MOS管的柵極與其源極相連后接入VDD端口，所述第二防靜電器件的N型MOS管的柵極與其源極相連，所述第二防靜電器件的N型MOS管的漏極與IO端口連接。

9.根據權利要求6所述的芯片IO引腳的ESD保護電路，其特征在于，所述第一防靜電器件和第二防靜電器件均采用P型MOS管，且兩個P型MOS管的漏極相連；所述第一防靜電器件的P型MOS管的柵極與其源極相連后接入VDD端口，所述第二防靜電器件的P型MOS管的柵極與其源極均接入IO端口。

10.根據權利要求2或6所述的芯片IO引腳的ESD保護電路，其特征在于，所述第一防靜電器件和第二防靜電器件均采用MOS管時，至少其中一個MOS管的柵極還串接一個電阻。