[發明專利]FPGA芯片測試方法、裝置、系統及存儲介質

有效

• 申請號: 202110644106.5
• 申請日: 2021-06-09
• 公開（公告）號: CN113376514B
• 公開（公告）日: 2022-04-15
• 發明（設計）人: 張家華;劉偉;劉樂;魏寅;曾巖;趙海洋;孔曉琳;李安平
• 申請（專利權）人: 深圳米飛泰克科技股份有限公司
• 主分類號: G01R31/3185
• 分類號: G01R31/3185
• 代理公司: 深圳中一聯合知識產權代理有限公司 44414
• 代理人: 龍歡

1.一種FPGA芯片測試方法，其特征在于，包括：

根據測試項目向配置芯片發送配置數據，以使所述配置芯片將所述配置數據燒入被測FPGA芯片，所述配置芯片設置在自動測試設備上，所述配置芯片通過PCI通道從終端設備獲取被測FPGA芯片的配置信息；

向所述自動測試設備發送測試激勵數據，以使所述自動測試設備向所述被測FPGA芯片發送所述測試激勵數據；

接收來自所述自動測試設備的測試響應結果，所述測試響應結果為所述自動測試設備從所述被測FPGA芯片獲得的，且是所述被測FPGA芯片根據所述配置數據實現相應功能產生的；

所述測試項目包括IOB功能測試，則相應的配置數據包括第一配置數據和第二配置數據；

所述第一配置數據為響應于第一配置操作獲得的數據，所述第一配置操作包括：在所述被測FPGA包含的所有IOB單元中去除時鐘輸入IOB單元和復位輸入IOB單元，將其余IOB單元配置為多個IOB測試對，其中，每個所述IOB測試對包括一個具備寄存器的輸入IOB單元和一個具備寄存器的輸出IOB單元；以及將一個IOB測試對的輸出IOB單元與另一個IOB測試對的輸入IOB單元連接，使得所有的IOB測試對連接成移位寄存器鏈，其中，所述移位寄存器鏈的首位IOB測試對的輸入IOB單元作為所述移位寄存器鏈的輸入端口，所述移位寄存器鏈的末位IOB測試對的輸出IOB單元作為所述移位寄存器鏈的輸出端口；

所述第二配置數據為響應于第二配置操作獲得的數據，所述第二配置操作為在所述第一配置數據的基礎上，將所述第一配置數據的輸入IOB單元配置為輸出IOB單元，將所述第一配置數據的輸出IOB單元配置為輸入IOB單元；

向所述自動測試設備發送測試激勵數據，以使所述自動測試設備向所述被測FPGA芯片發送所述測試激勵數據，包括：

獲取所述IOB測試對的數量；

根據所述IOB測試對的數量，向所述自動測試設備發送測試激勵數據，以使所述自動測試設備向所述移位寄存器鏈的輸入端口發送所述測試激勵數據；

其中，所述測試激勵數據的位數與所述IOB測試對的數量一致；

接收來自所述自動測試設備的測試響應結果，包括：

在所述自動測試設備獲取每個所述IOB測試對的移位信號之后，接收來自所述自動測試設備發送的每個所述IOB測試對的移位信號；

其中，所述測試響應結果包括每個所述IOB測試對的移位信號；

所述IOB測試對的移位信號為所述IOB測試對的輸入IOB單元對接收到的測試激勵數據進行脈沖移位得到的，所述IOB測試對的移位信號保存在所述IOB測試對的輸入IOB單元的寄存器中；

其中，首位IOB測試對的輸入IOB單元接收的測試激勵數據為測試初始信號，其他IOB測試對的輸入IOB單元接收的測試激勵數據為相連接的IOB測試對的輸出IOB單元輸出的移位信號。

2.如權利要求1所述的FPGA芯片測試方法，其特征在于，接收來自所述自動測試設備的測試響應結果之后，還包括：

分析所述測試響應結果，將每個IOB測試對的移位信號與正確移位信號比較；

將移位信號與正確移位信號不一致的所述IOB測試對的輸入IOB單元確定為發生故障的IOB單元。

3.如權利要求1所述的FPGA芯片測試方法，其特征在于，根據測試項目向配置芯片發送配置數據之后，還包括：

讀取所述配置芯片的狀態寄存器的值；

根據狀態寄存器的值，判斷所述配置芯片對被測FPGA芯片的配置是否成功；

若是，向所述自動測試設備發送測試激勵數據。

4.如權利要求1所述的FPGA芯片測試方法，其特征在于，根據測試項目向配置芯片發送配置數據之前，還包括：

獲取測試項目和相應的配置數據；

根據所述測試項目和所述配置數據，生成測試激勵數據。