[發(fā)明專利]多排IO芯片及其設(shè)計方法

在審

• 申請?zhí)枺?/td>: 202110639913.8
• 申請日: 2021-06-08
• 公開（公告）號: CN113506788A
• 公開（公告）日: 2021-10-15
• 發(fā)明（設(shè)計）人: 王銳;余燊鴻;李建軍;莫軍;王亞波
• 申請（專利權(quán)）人: 廣芯微電子（廣州）股份有限公司
• 主分類號: H01L23/50
• 分類號: H01L23/50
• 代理公司: 廣州三環(huán)專利商標(biāo)代理有限公司 44202
• 代理人: 陳旭紅;晏靜文

本申請公開了多排IO芯片及其設(shè)計方法，其中多排IO芯片包括：芯片本體；IO圈，由若干芯片IO組成，設(shè)置在芯片本體的最外側(cè)，圍在芯片本體的四周，芯片通過IO圈實現(xiàn)與外部的通訊和供電；其中，IO圈至少包括第一IO圈和第二IO圈，第一IO圈連接第二IO圈，第一IO圈的長度等于芯片的周長；第二IO圈為IO圈超出芯片周長的部分。通過上述方式，本申請將超芯片周長的部分組成第二IO圈，來減少第一IO圈的長度，從而避免了IO過多導(dǎo)致芯片面積撐大的問題，并且無需減少芯片功能和芯片邏輯。

技術(shù)領(lǐng)域

本申請涉及芯片物理技術(shù)領(lǐng)域，尤其涉及多排IO芯片及其設(shè)計方法。

背景技術(shù)

布局規(guī)劃(Floorplan)是芯片物理實現(xiàn)里面一個非常重要的步驟，一個合理的布局規(guī)劃可以降低時許收斂的難度，提高繞線成功率以及增強電源穩(wěn)定性。布局規(guī)劃主要包括芯片面積，規(guī)劃并擺放IO，IP以及各類模塊等。

芯片的成本與面積息息相關(guān)，因為每張硅片的尺寸是固定的，芯片的面積越小，則每張硅片上能產(chǎn)出的裸片(die)數(shù)量將增大，使得單個芯片的成本將會降低。所以芯片布局規(guī)劃時需要優(yōu)先估計面積，芯片面積太大會導(dǎo)致浪費，而太小則會導(dǎo)致難以布局布線。

決定芯片面積的因素有兩種。第一種是由Core決定，意思是芯片標(biāo)準(zhǔn)單元太多超出Core面積規(guī)劃預(yù)期，使得芯片面積需要增大。第二種是由IO決定，因為封裝的要求，IO通常是擺在芯片的四周的，過多的IO將會使芯片的長寬增大從而導(dǎo)致面積增大。為了控制成本，物理實現(xiàn)上通常需要控制這兩種因素來節(jié)約芯片面積。

現(xiàn)有的方法因為IO是擺放在芯片四周的一圈，如果IO的數(shù)量過多的話將會拉長IORing增大芯片的長和寬而使面積增大，導(dǎo)致成本上升以及芯片內(nèi)部面積浪費。為了減少IO對面積的影響，只能減少IO或者復(fù)用IO，影響芯片邏輯功能。因此目前仍然沒有好的設(shè)計方案可以解決芯片由于IO過多導(dǎo)致芯片面積撐大的問題。

發(fā)明內(nèi)容

本申請?zhí)峁┒嗯臝O芯片及其設(shè)計方法，以解決現(xiàn)有技術(shù)中IO數(shù)量過多對芯片面積造成影響的問題。

為解決上述技術(shù)問題，本申請?zhí)岢鲆环N多排IO芯片，包括：芯片本體；IO圈，由若干芯片IO組成，設(shè)置在芯片本體的最外側(cè)，圍在芯片本體的四周，芯片通過IO圈實現(xiàn)與外部的通訊和供電；其中，IO圈至少包括第一IO圈和第二IO圈，第一IO圈連接第二IO圈，第一IO圈的長度等于芯片的周長；第二IO圈為IO圈超出芯片周長的部分。

為解決上述技術(shù)問題，本申請?zhí)岢鲆环N多排IO芯片的計方法，包括：當(dāng)IO圈長度超過芯片周長時，將IO圈設(shè)計成至少包括第一IO圈和第二IO圈，第一IO圈連接第二IO圈，第一IO圈的長度等于芯片的周長；第二IO圈為IO圈超出芯片周長的部分。

本申請?zhí)岢龆嗯臝O芯片及其設(shè)計方法，其中多排IO芯片包括：芯片本體；IO圈，由若干芯片IO組成，設(shè)置在芯片本體的最外側(cè)，圍在芯片本體的四周，芯片通過IO圈實現(xiàn)與外部的通訊和供電；其中，IO圈至少包括第一IO圈和第二IO圈，第一IO圈連接第二IO圈，第一IO圈的長度等于芯片的周長；第二IO圈為IO圈超出芯片周長的部分。通過上述方式，本申請將超芯片周長的部分組成第二IO圈，來減少第一IO圈的長度，從而避免了IO過多導(dǎo)致芯片面積撐大的問題，并且無需減少芯片功能和芯片邏輯。

附圖說明

為了更清楚地說明本申請的技術(shù)方案，下面將對實施方式中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實施方式，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是現(xiàn)有技術(shù)中芯片的IO排列一實施例的示意圖；

圖2是本申請多排IO芯片的IO排列一實施例的結(jié)構(gòu)示意圖；

圖3是本申請第一IO圈和第二IO圈一實施例的連接示意圖；