[發明專利]時鐘分配電路和包括其的半導體裝置

在審

• 申請號: 202110632882.3
• 申請日: 2021-06-07
• 公開（公告）號: CN114520649A
• 公開（公告）日: 2022-05-20
• 發明（設計）人: 姜智孝;金敬勛;梁宰赫;卞相淵;李康湜;蔡周亨
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H03K5/15
• 分類號: H03K5/15
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;李少丹

本公開涉及時鐘分配電路和包括其的半導體裝置。描述了用于減少時鐘分配電路中的信號傳輸的功耗和偏斜的設備。全局分配電路被配置為對外部時鐘信號進行分頻以生成第一分頻多相時鐘信號，并且對第一分頻多相時鐘信號中的一個進行分頻以生成參考時鐘信號。局部分配電路被配置為根據第一分頻多相時鐘信號的一部分和參考時鐘信號來生成第二分頻多相時鐘信號。

相關申請的交叉引用

本申請要求于2020年11月19日提交韓國知識產權局的韓國專利申請第10-2020-0155737號的優先權，其整體內容通過引用合并且于此。

技術領域

各實施方式總體上涉及半導體電路，而具體地，涉及時鐘分配電路和包括該時鐘分配電路的半導體裝置。

背景技術

半導體裝置包括時鐘分配電路，用于將外部時鐘信號(例如從主機提供的時鐘信號)分配給各種內部電路配置。

由于時鐘分配電路需要接收外部時鐘信號并將外部時鐘信號分配給每個輸入/輸出端子，因此功耗可能相當大，并且在傳輸過程中可能會出現偏斜問題。

發明內容

各實施方式旨在提供能夠減少功耗和偏斜的時鐘分配電路以及包括該時鐘分配電路的半導體裝置。

在一實施方式中，一種時鐘分配電路可以包括：全局分配電路和局部分配電路。全局分配電路可以被配置為對外部時鐘信號進行分頻以生成第一分頻多相時鐘信號，并且對第一分頻多相時鐘信號中的任何一個進行分頻以生成參考時鐘信號。局部分配電路可以被配置為根據第一分頻多相時鐘信號的一部分和參考時鐘信號來生成第二分頻多相時鐘信號。

在一實施方式中，一種半導體裝置可以包括：第一分頻器、第二分頻器、多個時鐘生成電路和多個輸入/輸出端子。第一分頻器可以被配置為對外部時鐘信號進行分頻以生成第一分頻多相時鐘信號。第二分頻器可以被配置為輸出通過對第一分頻多相時鐘信號進行分頻而生成的信號中的一個作為參考時鐘信號。多個時鐘生成電路均可以被配置為根據第一分頻多相時鐘信號的一部分和在參考時鐘信號和移位的參考時鐘信號之中的與多個時鐘生成電路中的每個相對應的一個信號生成第二分頻多相時鐘信號。多個輸入/輸出端子均可以被配置為根據第一分頻多相時鐘信號和第二分頻多相時鐘信號執行數據發送和接收。

在一實施方式中，一種半導體裝置可以包括：多個輸入/輸出端子、全局分配電路和局部分配電路。多個輸入/輸出端子均可以被配置為根據至少2相的第一分頻多相時鐘信號和至少2相的第二分頻多相時鐘信號執行數據發送和接收。全局分配電路可以被配置為對外部時鐘信號進行分頻以生成第一分頻多相時鐘信號，并且對第一分頻多相時鐘信號中的任何一個進行分頻以生成1相參考時鐘信號。局部分配電路可以被配置為根據第一分頻多相時鐘信號的一部分和參考時鐘信號來生成第二分頻多相時鐘信號。

附圖說明

圖1是示出根據本公開的一實施方式的數據處理系統的配置的框圖。

圖2是示出根據本公開的一實施方式的半導體裝置的配置的框圖。

圖3是示出圖2的全局分配電路的配置的示圖。

圖4是示出圖2的局部分配電路和輸入/輸出端子的配置的框圖。

圖5是示出圖4的局部分配電路的輸出波形的示圖。

圖6是示出根據另一實施方式的半導體裝置的配置的框圖。

圖7是示出圖6的全局分配電路的配置的示圖。

圖8是示出圖6的局部分配電路和輸入/輸出端子的配置的框圖。

圖9是示出圖8的局部分配電路的輸出波形的示圖。

圖10是示出圖8的時鐘生成電路的配置的示圖。

圖11是示出圖10的時鐘生成電路的輸出波形的示圖。