[發(fā)明專利]時鐘分配電路和包括其的半導(dǎo)體裝置

在審

• 申請?zhí)枺?/td>: 202110632882.3
• 申請日: 2021-06-07
• 公開（公告）號: CN114520649A
• 公開（公告）日: 2022-05-20
• 發(fā)明（設(shè)計）人: 姜智孝;金敬勛;梁宰赫;卞相淵;李康湜;蔡周亨
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: H03K5/15
• 分類號: H03K5/15
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理有限公司 11363
• 代理人: 許偉群;李少丹

1.一種時鐘分配電路，包括：

全局分配電路，其被配置為對外部時鐘信號進行分頻以生成第一分頻多相時鐘信號，以及對所述第一分頻多相時鐘信號中的一個進行分頻以生成參考時鐘信號；以及

局部分配電路，其被配置為根據(jù)所述第一分頻多相時鐘信號的一部分和所述參考時鐘信號來生成第二分頻多相時鐘信號。

2.根據(jù)權(quán)利要求1所述的時鐘分配電路，其中，所述全局分配電路包括：

第一分頻器，其被配置為對所述外部時鐘信號進行分頻以生成第一分頻多相時鐘信號；以及

第二分頻器，其被配置為輸出通過對所述第一分頻多相時鐘信號進行分頻而生成的信號中的一個信號作為所述參考時鐘信號。

3.根據(jù)權(quán)利要求2所述的時鐘分配電路，其中，所述第二分頻器被配置為將通過對具有電流模式邏輯CML電平的所述第一分頻多相時鐘信號進行分頻而生成的信號中的所述一個信號轉(zhuǎn)換為具有互補金屬氧化物半導(dǎo)體CMOS電平的信號，并輸出具有所述CMOS電平的信號作為所述參考時鐘信號。

4.根據(jù)權(quán)利要求1所述的時鐘分配電路，其中，所述全局分配電路包括：

第一分頻器，其被配置為對所述外部時鐘信號進行分頻以生成所述第一分頻多相時鐘信號；以及

第二分頻器，其被配置為對所述第一分頻多相時鐘信號中的一個進行分頻并輸出經(jīng)分頻的信號作為所述參考時鐘信號。

5.根據(jù)權(quán)利要求1所述的時鐘分配電路，其中，所述局部分配電路被配置為將所述第一分頻多相時鐘信號轉(zhuǎn)換為具有CMOS電平的信號并且輸出具有所述CMOS電平的信號。

6.根據(jù)權(quán)利要求1所述的時鐘分配電路，其中，所述局部分配電路包括：

多個轉(zhuǎn)換器，每個轉(zhuǎn)換器被配置為將以CML電平輸入的所述第一分頻多相時鐘信號轉(zhuǎn)換為CMOS電平信號并輸出所述CMOS電平信號；以及

多個時鐘生成電路，每個時鐘生成電路被配置為根據(jù)所述第一分頻多相時鐘信號的一部分和在所述參考時鐘信號和移位的參考時鐘信號之中的相應(yīng)信號來生成所述第二分頻多相時鐘信號，所述相應(yīng)信號對應(yīng)于所述多個時鐘生成電路中的每個。

7.根據(jù)權(quán)利要求6所述的時鐘分配電路，其中，所述多個時鐘生成電路均被配置為通過根據(jù)所述第一分頻多相時鐘信號的一部分而將在所述參考時鐘信號和所述移位的參考時鐘信號之中的所述相應(yīng)信號移位來生成所述第二分頻多相時鐘信號和所述移位的參考時鐘信號之中相應(yīng)的移位的參考時鐘信號。

8.一種半導(dǎo)體裝置，包括：

第一分頻器，其被配置為對外部時鐘信號進行分頻以生成第一分頻多相時鐘信號；

第二分頻器，其被配置為輸出通過對所述第一分頻多相時鐘信號進行分頻而生成的信號中的一個信號作為參考時鐘信號；

多個時鐘生成電路，每個時鐘生成電路被配置為根據(jù)所述第一分頻多相時鐘信號的一部分和在所述參考時鐘信號和移位的參考時鐘信號之中的相應(yīng)信號來生成所述第二分頻多相時鐘信號，所述相應(yīng)信號對應(yīng)于所述多個時鐘生成電路中的每個；以及

多個輸入/輸出端子，每個輸入/輸出端子被配置為根據(jù)所述第一分頻多相時鐘信號和所述第二分頻多相時鐘信號執(zhí)行數(shù)據(jù)發(fā)送和接收。

9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中，所述第二分頻器被配置為將通過對具有電流模式邏輯CML電平的所述第一分頻多相時鐘信號進行分頻而生成的信號中的所述一個信號轉(zhuǎn)換為互補金屬氧化物半導(dǎo)體CMOS電平信號，并輸出所述CMOS電平信號作為所述參考時鐘信號。

10.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，還包括：

多個轉(zhuǎn)換器，每個轉(zhuǎn)換器被配置為將以CML電平輸入的所述第一分頻多相時鐘信號轉(zhuǎn)換為CMOS電平信號并輸出所述CMOS電平信號。