[發明專利]半導體裝置及其制造方法及包括其的電子設備

有效

• 申請號: 202110616618.0
• 申請日: 2021-06-02
• 公開（公告）號: CN113380797B
• 公開（公告）日: 2022-07-29
• 發明（設計）人: 朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

公開了一種在半導體裝置及其制造方法以及包括這種半導體裝置的電子設備。根據實施例，該半導體裝置可以包括彼此豎直疊置的第一器件和第二器件，各自包括豎直疊置的第一源/漏層、溝道層和第二源/漏層以及圍繞溝道層外周的柵堆疊。第一器件相對于第二器件在第一方向上伸出而形成第一臺階，第二器件限定第二臺階。在與第一方向相交的第二方向上的一側，各器件的第一源/漏層相對于第二源/漏層和柵堆疊在第二方向上伸出，從而形成子臺階，各子臺階在相應的臺階上；在第二方向上的另一側，各器件的柵堆疊相對于第二源/漏層在第二方向上伸出。

技術領域

本公開涉及半導體領域，具體地，涉及豎直地疊置有不同寬度的器件的半導體裝置及其制造方法以及包括這種半導體裝置的電子設備。

背景技術

在水平型器件如金屬氧化物半導體場效應晶體管(MOSFET)中，源極、柵極和漏極沿大致平行于襯底表面的方向布置。由于這種布置，水平型器件不易進一步縮小。與此不同，在豎直型器件中，源極、柵極和漏極沿大致垂直于襯底表面的方向布置。因此，相對于水平型器件，豎直型器件更容易縮小。對于豎直型器件，可以通過彼此疊置來增加集成密度。

發明內容

有鑒于此，本公開的目的至少部分地在于提供一種豎直地疊置有不同寬度的器件的半導體裝置及其制造方法以及包括這種半導體裝置的電子設備。

根據本公開的一個方面，提供了一種半導體裝置，包括：襯底；在豎直方向上疊置在襯底上的第一半導體器件和第二半導體器件，第一半導體器件和第二半導體器件各自包括在豎直方向上依次疊置的第一源/漏層、溝道層和第二源/漏層以及圍繞溝道層的外周的柵堆疊。第一半導體器件的第一源/漏層、第二源/漏層和柵堆疊在第一方向上的一端相對于第二半導體器件的第一源/漏層、第二源/漏層和柵堆疊在第一方向上的相應的一端在第一方向上伸出，從而形成第一臺階，第二半導體器件限定第二臺階。第一半導體器件和第二半導體器件各自的第一源/漏層在與第一方向相交的第二方向上的一端相對于第二源/漏層和柵堆疊在第二方向上的相應的一端在第二方向上伸出，從而分別形成第一子臺階和第二子臺階，其中，第一子臺階在第一臺階上，第二子臺階在第二臺階上。在第一半導體器件和第二半導體器件中的每一個中，相對于第二源/漏層在第二方向上與所述一端相對的另一端，柵堆疊在第二方向上與所述一端相對的另一端在第二方向上伸出。

根據本公開的另一方面，提供了一種制造半導體裝置的方法，包括：在襯底上設置包括n個器件層的堆疊，每個器件層包括依次疊置的第一源/漏層、溝道限定層和第二源/漏層，其中，n是大于或等于2的整數；在堆疊在第一方向的一側形成階梯結構：下層的器件層相對于上層的器件層形成臺階；在第一方向上的相對兩側，使各器件層中的溝道限定層相對于第一源/漏層和第二源/漏層在第一方向上凹進，并在由此得到的第一空隙中形成第一犧牲柵；在堆疊在與第一方向相交的第二方向上的一側，使各器件層中的溝道限定層相對于第一源/漏層和第二源/漏層在第二方向上凹進，并得到第二空隙；在各溝道限定層的凹進的側壁上形成溝道層；在第二空隙中形成溝道層之后的空間中形成第二犧牲柵；在堆疊在第二方向上的所述一側，在各器件層中形成階梯結構：各第二犧牲柵相對于相應器件層中的第二源/漏層形成子臺階；在堆疊在第二方向上與所述一側相對的另一側，通過選擇性刻蝕，去除溝道限定層，并在由此得到的第三空隙中形成第三犧牲柵；在堆疊在第二方向上的所述另一側，在各器件層中形成階梯結構：同一器件層中的第一源/漏層相對于第二源/漏層和溝道限定層形成子臺階，子臺階在相應器件層所形成的臺階上；以及將第一犧牲柵、第二犧牲柵和第三犧牲柵替換為柵堆疊。

根據本公開的另一方面，提供了一種電子設備，包括上述半導體裝置。

根據本公開的實施例，可以豎直地疊置具有不同寬度的器件，下方的器件需要電連接的部件，如源/漏區和柵堆疊，可以相對上方的器件伸出，以便于電連接。于是，可以實現大的集成密度。

附圖說明

通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優點將更為清楚，在附圖中：