[發明專利]存儲器器件

在審

• 申請號: 202110606344.7
• 申請日: 2021-05-27
• 公開（公告）號: CN113327929A
• 公開（公告）日: 2021-08-31
• 發明（設計）人: 孫宏彰;江昱維;楊子慶;蔣國璋;賴升志
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/11568
• 分類號: H01L27/11568;H01L27/11582
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

一種存儲器器件，包括第一多層堆疊、溝道層、電荷存儲層、第一導電柱以及第二導電柱。第一多層堆疊設置在襯底上且包括交替堆疊的多個第一導電層與多個第一介電層。溝道層穿過多個第一導電層及多個第一介電層，其中溝道層包括彼此隔開的第一溝道部與第二溝道部。電荷存儲層設置在多個第一導電層與溝道層之間。第一導電柱設置在第一溝道部的一個端部與第二溝道部的一個端部之間。第二導電柱設置在第一溝道部的另一端部與第二溝道部的另一端部之間。

技術領域

本發明實施例涉及一種存儲器器件。

背景技術

半導體器件用于各種電子應用(例如個人計算機、手機、數字照相機及其他電子設備)中。半導體器件通常是通過如下方式制作而成：在半導體襯底之上依序沉積絕緣層或介電層、導電層及半導體層，并使用光刻及刻蝕技術將各種材料層圖案化以在其上形成電路組件及元件。

半導體行業通過不斷減小最小特征大小(minimum feature size)來不斷提高各種電子組件(例如晶體管、二極管、電阻器、電容器等)的集成密度，此使得能夠將更多的組件集成到給定區域中。然而，隨著最小特征大小的減小，出現了應解決的其他問題。

發明內容

本發明實施例提出一種存儲器器件，包括第一多層堆疊、溝道層(channellayer)、電荷存儲層、第一導電柱及第二導電柱。所述第一多層堆疊設置在襯底上且包括交替堆疊的多個第一導電層與多個第一介電層。所述溝道層穿過多個所述第一導電層及多個所述第一介電層，其中所述溝道層包括彼此隔開的第一溝道部與第二溝道部。所述電荷存儲層設置在多個所述第一導電層與所述溝道層之間。所述第一導電柱設置在所述第一溝道部的一個端部與所述第二溝道部的一個端部之間。所述第二導電柱設置在所述第一溝道部的另一端部與所述第二溝道部的另一端部之間。

本發明另一實施例提出一種存儲器器件，包括多層堆疊、溝道層、電荷存儲層、絕緣層、第一導電柱及第二導電柱。所述多層堆疊設置在襯底上且包括交替堆疊的多個導電層與多個介電層。所述溝道層穿過多個所述導電層及多個所述介電層。所述電荷存儲層設置在多個所述導電層與所述溝道層之間。所述絕緣層穿過多個所述導電層及多個所述介電層且設置在所述電荷存儲層與所述多層堆疊之間。所述第一導電柱及所述第二導電柱被所述溝道層包圍。

本發明又一實施例提出一種存儲器器件包括多層堆疊、溝道層、電荷存儲層、第一導電柱、第二導電柱、第一內連線結構及第二內連線結構。所述多層堆疊設置在襯底上且包括交替堆疊的多個導電層與多個介電層。所述溝道層穿過多個所述導電層及多個所述介電層。所述電荷存儲層設置在多個所述導電層與所述溝道層之間。所述第一導電柱及第二導電柱與所述溝道層相鄰。所述第一內連線結構連接到所述第一導電柱的端部。所述第二內連線結構連接到所述第二導電柱的端部。所述第一導電柱的連接到所述第一內連線結構的所述端部與所述第二導電柱的連接到所述第二內連線結構的所述端部位于所述多層堆疊的相對側。

附圖說明

結合附圖閱讀以下詳細說明，能最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特征并非按比例繪制。事實上，為使論述清晰起見，可任意地增大或減小各種特征的尺寸。

圖1A到圖1H是示出根據本公開一些實施例的制造存儲器器件的方法的各個階段的立體圖。

圖2A是示出沿著圖1H中的剖面線A-A’截取的存儲器器件的剖視圖。

圖2B是示出沿著圖1H中的剖面線B-B’截取的存儲器器件的剖視圖。

圖2C到圖2E是示出根據本公開又一些替代實施例的制造存儲器器件的方法的一個階段的立體圖。

圖3A到圖3F是示出根據本公開替代實施例的制造存儲器器件的方法的各個階段的立體圖。

圖4A到圖4C是示出根據本公開又一些替代實施例的制造存儲器器件的方法的一個階段的立體圖。