[發(fā)明專利]半導體存儲裝置及半導體存儲裝置的制造方法

在審

• 申請?zhí)枺?/td>: 202110606127.8
• 申請日: 2021-05-26
• 公開（公告）號: CN114188344A
• 公開（公告）日: 2022-03-15
• 發(fā)明（設計）人: 吉水康人;中木寬;中島一明
• 申請（專利權(quán)）人: 鎧俠股份有限公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11573;H01L27/11582;H01L27/11524;H01L27/11529;H01L27/11531;H01L27/11556
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 張軼楠;段承恩

本公開提供溝道的接觸電阻低的半導體存儲裝置及其制造方法。實施方式的半導體存儲裝置具備多個第1布線層、第1柱、第2布線層、半導體含有層以及第1絕緣層。多個第1布線層在第1方向上層疊。第1柱在多個第1布線層的內(nèi)部沿著第1方向延伸，且包含第1半導體層。第2布線層配置在第1半導體層的上端的上方，沿著與第1方向交叉的第2方向延伸。半導體含有層具有第1部分、第2部分以及第3部分。第1部分配置在第1半導體層的上端與第2布線層的底面之間。第2部分與第1部分相接，沿著第2布線層的側(cè)面設置。第3部分與第2部分的上端相接，沿著與第1方向交叉的方向延伸。第1絕緣層配置在第1部分與第2布線層之間以及第2部分與第2布線層之間。第3部分的至少上表面含有金屬。

本申請享受以日本特許申請2020-153733號(申請日：2020年9月14日)為基礎申請的優(yōu)先權(quán)。本申請通過參照該基礎申請而包含基礎申請的全部內(nèi)容。

技術(shù)領(lǐng)域

本發(fā)明的實施方式涉及半導體存儲裝置及半導體存儲裝置的制造方法。

背景技術(shù)

已知三維地層疊了存儲單元的NAND型閃速存儲器。

發(fā)明內(nèi)容

本發(fā)明要解決的課題在于，提供一種溝道的接觸電阻低的半導體存儲裝置。

實施方式的半導體存儲裝置具備多個第1布線層、第1柱(pillar)、第2布線層、半導體含有層以及第1絕緣層。多個第1布線層在第1方向上層疊。第1柱在多個第1布線層的內(nèi)部沿著第1方向延伸，包含第1半導體層。第2布線層配置在第1半導體層的上端的上方，沿著與第1方向交叉的第2方向延伸。半導體含有層具有第1部分、第2部分以及第3部分。第1部分配置在第1半導體層的上端與第2布線層的底面之間。第2部分與第1部分相接，沿著第2布線層的側(cè)面設置。第3部分與第2部分的上端相接，沿著與第1方向交叉的方向延伸。第1絕緣層配置在第1部分與第2布線層之間以及第2部分與第2布線層之間。第3部分的至少上表面含有金屬。

附圖說明

圖1是表示第1實施方式涉及的半導體存儲裝置的電路結(jié)構(gòu)的框圖。

圖2是第1實施方式涉及的半導體存儲裝置的存儲單元陣列的電路圖。

圖3是第1實施方式涉及的半導體存儲裝置的存儲單元陣列的俯視圖。

圖4是第1實施方式涉及的半導體存儲裝置的存儲單元陣列的剖視圖。

圖5是第1實施方式涉及的半導體存儲裝置的存儲單元陣列的特征部分的剖視圖。

圖6是第1實施方式涉及的半導體存儲裝置的存儲單元陣列的選擇晶體管附近的立體圖。

圖7～圖18是用于說明第1實施方式涉及的半導體存儲裝置的制造方法的一個例子的圖。

圖19是第1變形例涉及的半導體存儲裝置的存儲單元陣列的特征部分的剖視圖。

圖20是第2變形例涉及的半導體存儲裝置的存儲單元陣列的特征部分的剖視圖。

圖21是第3變形例涉及的半導體存儲裝置的存儲單元陣列的特征部分的剖視圖。

標號說明

1半導體存儲裝置；24、35布線層；29半導體層；33半導體含有層；33cA、33dA上表面；33cB、33dB下表面；33a第1層；33b第2層；33c第3層；34絕緣層；37導電體；50金屬層；MP存儲柱

具體實施方式