[發(fā)明專利]具自測試功能的眾核計(jì)算電路、及其測試方法、裝置

在審

• 申請?zhí)枺?/td>: 202110604968.5
• 申請日: 2021-05-31
• 公開（公告）號: CN115480960A
• 公開（公告）日: 2022-12-16
• 發(fā)明（設(shè)計(jì)）人: 左豐國;劉琦;王玉冰
• 申請（專利權(quán)）人: 西安紫光國芯半導(dǎo)體有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 北京眾達(dá)德權(quán)知識產(chǎn)權(quán)代理有限公司 11570
• 代理人: 吳瑩

1.一種具自測試功能的眾核計(jì)算電路，所述眾核計(jì)算電路包括：

處理引擎模塊，包括N個處理引擎單元，其中，N為正整數(shù)；

存儲模塊，包括M個第一存儲單元，其中，M為正整數(shù)；

片上總線，所述片上總線包括L個通道，其中，L＝M*N；

自測試模塊，包括：

至少一個內(nèi)建自測試單元；

第一選擇器，所述內(nèi)建自測試單元通過所述第一選擇器可選擇性地連接至所述片上總線；

M個第二存儲單元；及

M個第二選擇器，每個所述第二存儲單元通過一個所述第二選擇器與一個第一存儲單元并行地、可選擇性地連接至所述片上總線，當(dāng)所述內(nèi)建自測試單元及所述第二存儲單元與所述片上總線相連時，所述內(nèi)建自測試單元可依次通過所述通道訪問所述第二存儲單元，定位并標(biāo)記失效通道；當(dāng)所述內(nèi)建自測試單元及所述第一存儲單元與所述片上總線相連時，所述內(nèi)建自測試單元可依次通過所述通道訪問所述第一存儲單元，定位并標(biāo)記失效第一存儲單元；當(dāng)所述處理引擎單元及所述第一存儲單元與所述片上總線相連時，所述處理引擎單元可依次通過所述通道訪問所述第一存儲單元，定位并標(biāo)記失效處理引擎單元。

2.根據(jù)權(quán)利要求1所述具自測試功能的眾核計(jì)算電路，其特征在于，當(dāng)所述內(nèi)建自測試單元及所述第二存儲單元與所述片上總線相連時，所述內(nèi)建自測試單元經(jīng)第一選擇器發(fā)起第一激勵，分別通過第1個至第M個所述通道，依次訪問對應(yīng)的第1個至第M個所述第二存儲單元，對應(yīng)的所述第二存儲單元通過對應(yīng)的所述通道反饋第一檢測結(jié)果至所述內(nèi)建自測試單元，所述內(nèi)建自測試單元經(jīng)第一選擇器發(fā)起第一激勵，分別通過第M+1個至第2M個所述通道，依次訪問對應(yīng)的第1個至第M個所述第二存儲單元，對應(yīng)的所述第二存儲單元通過對應(yīng)的所述通道反饋第一檢測結(jié)果至所述內(nèi)建自測試單元，依次類推，直至所述內(nèi)建自測試單元經(jīng)第一選擇器發(fā)起第一激勵，分別通過第(N-1)*M+1個至第N*M個所述通道，依次訪問對應(yīng)的第1個至第M個所述第二存儲單元，對應(yīng)的所述第二存儲單元通過對應(yīng)的所述通道反饋第一檢測結(jié)果至所述內(nèi)建自測試單元，所述內(nèi)建自測試單元通過每個通道反饋的第一檢測結(jié)果定位并標(biāo)記失效通道。

3.根據(jù)權(quán)利要求1所述具自測試功能的眾核計(jì)算電路，其特征在于，當(dāng)所述內(nèi)建自測試單元及所述第一存儲單元與所述片上總線相連時，所述內(nèi)建自測試單元經(jīng)第一選擇器發(fā)起第二激勵，分別通過第1個至第M個所述通道，依次訪問對應(yīng)的第1個至第M個所述第一存儲單元，對應(yīng)的所述第一存儲單元通過對應(yīng)的所述通道反饋第二檢測結(jié)果至所述內(nèi)建自測試單元，所述內(nèi)建自測試單元經(jīng)第一選擇器發(fā)起第二激勵，分別通過第M+1個至第2M個所述通道，依次訪問對應(yīng)的第1個至第M個所述第一存儲單元，對應(yīng)的所述第一存儲單元通過對應(yīng)的所述通道反饋第二檢測結(jié)果至所述內(nèi)建自測試單元，依次類推，直至所述內(nèi)建自測試單元經(jīng)第一選擇器發(fā)起第二激勵，分別通過第(N-1)*M+1個至第N*M個所述通道，依次訪問對應(yīng)的第1個至第M個所述第一存儲單元，對應(yīng)的所述第一存儲單元通過對應(yīng)的所述通道反饋第二檢測結(jié)果至所述內(nèi)建自測試單元，所述內(nèi)建自測試單元通過每個通道反饋的第二檢測結(jié)果定位并標(biāo)記失效第一存儲單元。

4.根據(jù)權(quán)利要求1所述具自測試功能的眾核計(jì)算電路，其特征在于，當(dāng)所述處理引擎單元及所述第一存儲單元與所述片上總線相連時，第1個所述處理引擎單元發(fā)起第三激勵，分別通過第1個至第M個所述通道，依次訪問對應(yīng)的第1個至第M個所述第一存儲單元，對應(yīng)的所述第一存儲單元通過對應(yīng)的所述通道反饋第三檢測結(jié)果至所述內(nèi)建自測試單元，第2個所述處理引擎單元發(fā)起第三激勵，分別通過第M+1個至第2M個所述通道，依次訪問對應(yīng)的第1個至第M個所述第一存儲單元，對應(yīng)的所述第一存儲單元通過對應(yīng)的所述通道反饋第二檢測結(jié)果至所述內(nèi)建自測試單元，依次類推，直至第N個所述處理引擎單元發(fā)起第三激勵，分別通過第(N-1)*M+1個至第N*M個所述通道，依次訪問對應(yīng)的第1個至第M個所述第一存儲單元，對應(yīng)的所述第一存儲單元通過對應(yīng)的所述通道反饋第三檢測結(jié)果至所述處理引擎單元，所述處理引擎單元通過每個通道反饋的第三檢測結(jié)果定位并標(biāo)記失效處理引擎單元。