[發明專利]測試三維存儲器單元陣列的方法和存儲器電路

在審

• 申請號: 202110603735.3
• 申請日: 2021-05-31
• 公開（公告）號: CN113380313A
• 公開（公告）日: 2021-09-10
• 發明（設計）人: 吳昭誼;呂士濂;楊世海
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C29/08
• 分類號: G11C29/08;G11C29/50;G11C11/34;G11C29/12
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種測試三維(3D)存儲器單元陣列的方法，包括將數據寫入3D存儲器單元陣列中的存儲器單元的每個層，同時執行3D存儲器單元陣列的至少第一支列中的每個存儲器單元的讀取操作，確定3D存儲器單元陣列中的一個存儲器單元是否響應于讀取操作而發生故障，并響應于確定該3D存儲器單元陣列中的存儲器單元發生故障而將3D存儲器單元陣列中的至少一個故障存儲器單元替換為備用存儲器單元。第一支列包括在3D存儲器單元陣列的每個對應層上的存儲器單元。本發明的實施例還涉及一種存儲器電路。

技術領域

本發明的實施例涉及測試三維存儲器單元陣列的方法和存儲器電路。

背景技術

半導體集成電路(IC)工業已經生成了各種各樣的數字器件，以解決許多不同領域中的問題。這些數字器件中的一些(例如存儲器宏)配置為用于數據存儲。隨著IC變得越來越小和越來越復雜，這些數字器件中的導線的電阻也發生了變化，從而影響了這些數字器件的工作電壓和整體IC性能。

發明內容

根據本發明的實施例，提供了一種測試三維(3D)存儲器單元陣列的方法，包括：將數據寫入3D存儲器單元陣列中的存儲器單元的每個層；在至少一個3D存儲器單元陣列的第一支列中同時執行每個存儲器單元的讀取操作，第一支列包括在3D存儲器單元陣列的每個對應層上的存儲器單元；確定3D存儲器單元陣列中的存儲器單元是否響應于讀取操作而發生故障；以及響應于確定3D存儲器單元陣列中的存儲器單元發生故障，用備用存儲器單元替換3D存儲器單元陣列中的至少一個故障存儲器單元。

根據本發明的實施例，還提供了一種測試三維(3D)存儲器單元陣列的方法，包括：將數據寫入3D存儲器單元陣列中的存儲器單元的每個層；同時執行3D存儲器單元陣列的第一層中的每個存儲器單元的讀取操作；響應于3D存儲器單元陣列的第一層的讀取操作，確定3D存儲器單元陣列的第一層中的第一存儲器單元是否已經故障；和響應于確定3D存儲器單元陣列的第一層中的第一存儲器單元已經發生故障，用第一備用存儲器單元替換3D存儲器單元陣列的第一層中的至少一個故障存儲器單元。

根據本發明的實施例，還提供了一種存儲器電路，包括：第一存儲器單元陣列，位于第一層上；第二存儲器單元陣列，位于與第一層不同的第二層上；第一解碼器電路，通過字線組耦合到第一存儲器單元陣列和第二存儲器單元陣列；第二解碼器電路，通過位線組和源極線組耦合到第一存儲器單元陣列和第二存儲器單元陣列，第一解碼器電路和第二解碼器電路被配置為同時執行第一存儲器單元陣列和第二存儲器單元陣列中的每個存儲器單元的寫入操作；和讀取電路，至少耦合到第一存儲器單元陣列和第二存儲器單元陣列，并且被配置為同時執行第一存儲器單元陣列和第二存儲器單元陣列中的每個存儲器單元的讀取操作。

附圖說明

當結合附圖進行閱讀取時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據一些實施例的存儲器電路的電路圖。

圖2是根據一些實施例的存儲器電路的立體圖。

圖3是根據一些實施例的存儲器單元的電路圖。

圖4是根據一些實施例的存儲器電路的電路圖。

圖5是根據一些實施例的存儲器電路的電路圖。

圖6是根據一些實施例的測試電路的方法的流程圖。

圖7是根據一些實施例的測試電路的方法的流程圖。

圖8是根據一些實施例的系統的示意圖。

具體實施方式