[發明專利]一種算法開發方法及裝置

在審

• 申請號: 202110600207.2
• 申請日: 2021-05-31
• 公開（公告）號: CN113282286A
• 公開（公告）日: 2021-08-20
• 發明（設計）人: 羅曉暉;郭港;張明瀚;成一諾
• 申請（專利權）人: 北京經緯恒潤科技股份有限公司
• 主分類號: G06F8/35
• 分類號: G06F8/35;G06F8/41;G06F13/42
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張靜

本發明公開了一種算法開發方法及裝置，其中該方法包括：在獲取了FPGA模型后，添加至少一個AXI總線模塊，根據FPGA模型和與FPGA模型相連接的AXI總線模塊，生成第一FPGA代碼模塊；第一FPGA代碼模塊包括：FPGA模型對應的第二FPGA代碼、AXI總線模塊對應的AXI總線代碼以及第二FPGA代碼與AXI總線代碼之間的連接關系，其中，在AXI總線代碼生成的過程中，采用不同的標識符對不同的AXI總線代碼中的AXI信號進行標記。由此，通過對AXI總線模塊生成的AXI總線代碼中的AXI信號進行區分，實現了通過多路AXI總線進行數據傳輸的目的。

技術領域

本發明涉及軟件領域，尤其涉及一種算法開發方法及裝置。

背景技術

對于算法開發而言，當前主要是通過技術人員對算法的實現進行代碼編寫，或者通過現有的工具提供的模塊搭建算法模型，例如通過MATLAB中的Simulink環境進行算法模型的搭建，再將搭建的算法模型轉換為代碼。

對于算法模型而言，當前的代碼生成工具通常只支持單路數據傳輸，若要實現多路數據傳輸的目的，需要用戶自行編寫相關程序，但是該種方式實現起來比較困難，或者通過一條數據通路，依次對輸出數據進行傳輸，該種方式數據傳輸效率很低。

因此，現在亟需一種代碼生成工具，在代碼生成時實現對多路數據的自動封裝。

發明內容

有鑒于此，本發明實施例公開了一種算法開發方法及裝置，解決了現有技術中，代碼開發工具不支持多路AXI總線的問題，提升了數據傳輸的效率。

本發明實施例公開了一種算法開發方法，包括：

獲取預先生成的FPGA模型；

添加至少一個AXI總線模塊，并確定FPGA模型與所述AXI總線模塊的連接關系；

根據所述FPGA模型和與所述FPGA模型相連接的AXI總線模塊，生成第一FPGA代碼模塊；所述第一FPGA代碼模塊包括：所述FPGA模型對應的第二FPGA代碼、AXI總線模塊對應的AXI總線代碼以及第二FPGA代碼與AXI總線代碼之間的連接關系；

在AXI總線代碼生成的過程中，采用不同的標識符對不同的AXI總線代碼中的AXI信號進行標記。

可選的，所述添加至少一個AXI總線模塊，包括：

按照所述FPGA模型的輸入和輸出端口的數量，確定AXI總線模塊的數量；

按照所述FPGA模型的輸入、輸出的數據類型，確定AXI總線模塊的類型；所述AXI總線的類型至少包括：封裝有AXI-LITE總線協議的AXI-LITE總線模塊和封裝有AXI-STREAM總線協議的AXI-STREAM總線模塊；

基于所述AXI總線模塊的數量和AXI總線模塊的類型添加所述AXI總線模塊。

可選的，所述在AXI總線代碼生成的過程中，采用不同的標識符對不同的AXI總線代碼中的AXI信號進行標記，包括：

讀取所述AXI總線模塊的標簽信息，獲取頻次值，并將所述頻次值加1；

根據當前得到的頻次值確定所述AXI總線模塊對應的目標標識信息；

在生成AXI總線模塊對應的AXI總線代碼時，采用目標標識信息對所述AXI總線代碼中包含的AXI信號進行標記。

可選的，所述根據所述FPGA模型和與所述FPGA模型相連接的AXI總線模塊，生成第一FPGA代碼模塊，包括：

生成FPGA模型對應的第二FPGA代碼；

根據預設的AXI總線代碼模板，生成AXI總線代碼；