[發明專利]一種算法開發方法及裝置

在審

• 申請號: 202110600207.2
• 申請日: 2021-05-31
• 公開（公告）號: CN113282286A
• 公開（公告）日: 2021-08-20
• 發明（設計）人: 羅曉暉;郭港;張明瀚;成一諾
• 申請（專利權）人: 北京經緯恒潤科技股份有限公司
• 主分類號: G06F8/35
• 分類號: G06F8/35;G06F8/41;G06F13/42
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張靜

1.一種算法開發方法，其特征在于，包括：

獲取預先生成的FPGA模型；

添加至少一個AXI總線模塊，并確定FPGA模型與所述AXI總線模塊的連接關系；

根據所述FPGA模型和與所述FPGA模型相連接的AXI總線模塊，生成第一FPGA代碼模塊；所述第一FPGA代碼模塊包括：所述FPGA模型對應的第二FPGA代碼、AXI總線模塊對應的AXI總線代碼以及第二FPGA代碼與AXI總線代碼之間的連接關系；

在AXI總線代碼生成的過程中，采用不同的標識符對不同的AXI總線代碼中的AXI信號進行標記。

2.根據權利要求1所述的方法，其特征在于，所述添加至少一個AXI總線模塊，包括：

按照所述FPGA模型的輸入和輸出端口的數量，確定AXI總線模塊的數量；

按照所述FPGA模型的輸入、輸出的數據類型，確定AXI總線模塊的類型；所述AXI總線的類型至少包括：封裝有AXI-LITE總線協議的AXI-LITE總線模塊和封裝有AXI-STREAM總線協議的AXI-STREAM總線模塊；

基于所述AXI總線模塊的數量和AXI總線模塊的類型添加所述AXI總線模塊。

3.根據權利要求1所述的方法，其特征在于，所述在AXI總線代碼生成的過程中，采用不同的標識符對不同的AXI總線代碼中的AXI信號進行標記，包括：

讀取所述AXI總線模塊的標簽信息，獲取頻次值，并將所述頻次值加1；

根據當前得到的頻次值確定所述AXI總線模塊對應的目標標識信息；

在生成AXI總線模塊對應的AXI總線代碼時，采用目標標識信息對所述AXI總線代碼中包含的AXI信號進行標記。

4.根據權利要求1所述的方法，其特征在于，所述根據所述FPGA模型和與所述FPGA模型相連接的AXI總線模塊，生成第一FPGA代碼模塊，包括：

生成FPGA模型對應的第二FPGA代碼；

根據預設的AXI總線代碼模板，生成AXI總線代碼；

讀取FPGA模型的輸入、輸出端口與AXI總線模塊的連接關系；

根據FPGA模型的輸入、輸出端口與AXI總線模塊的連接關系，對所述AXI總線代碼與所述FPGA代碼進行封裝，得到第一FPGA代碼模塊。

5.根據權利要求1所述的方法，其特征在于，還包括：

獲取預先生成的ARM模型；

確定所述AXI總線模塊與所述ARM模型的連接關系；

根據所述ARM模型，以及與所述ARM模型相連接的AXI總線，生成第一ARM代碼模塊；

建立所述第一FPGA代碼模塊與所述第一ARM代碼模塊的連接關系。

6.根據權利要求5所述的方法，其特征在于，所述根據所述ARM模型，以及與所述ARM模型相連接的AXI總線，生成第一ARM代碼模塊，包括：

根據所述ARM模型，生成第二ARM代碼；

若所述AXI總線模塊為AXI-LITE總線模塊，生成memcpy函數，并配置接收數據和發送數據地址信息；

將所述第二ARM代碼、memcpy函數以及配置的地址信息進行封裝，得到第一ARM代碼模塊；

若所述AXI總線模塊為AXI-STREAM總線模塊，生成memcpy函數和DMA直接存儲器訪問驅動代碼；

將ARM代碼、memcpy函數和DMA驅動代碼進行封裝，得到第一ARM代碼模塊。

7.根據權利要求6所述的方法，其特征在于，所述建立所述第一FPGA代碼模塊與所述第一ARM代碼模塊的連接關系，包括：

若所述第一FPGA代碼模塊中包含AXI-STREAM模塊對應的AXI總線代碼，所述第一FPGA代碼模塊包含DMA驅動，確定DMA驅動與AXI總線模塊的對應關系，以及DMA驅動代碼與AXI總線模塊之間的對應關系；

根據所述DMA驅動代碼與AXI總線模塊之間的對應關系、DMA驅動與AXI總線模塊之間的對應關系，建立所述DMA驅動與所述DMA驅動代碼之間的連接關系。