[發明專利]一種先切SDB FinFET的制造方法

在審

• 申請號: 202110597511.6
• 申請日: 2021-05-31
• 公開（公告）號: CN113394109A
• 公開（公告）日: 2021-09-14
• 發明（設計）人: 李勇
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

本發明提供一種先切SDB FinFET的制造方法，形成沿縱向間隔排列的多個Fin結構，刻蝕Fin結構形成SDB凹槽；沉積介質層填充SDB凹槽；刻蝕露出Fin結構上端和SDB凹槽的上端一部分；在Fin結構上及SDB凹槽上形成沿橫向間隔排列的多個偽柵極及偽柵極的側墻；在SDB凹槽兩側的相鄰兩個偽柵極之間的Fin結構上分別形成SiP外延結構和SiGe外延結構；去除除了SDB凹槽上的偽柵極之外的其他所述偽柵極形成凹槽；在被去除的偽柵極的凹槽中填充HK金屬，形成HK金屬柵極。本發明保留SDB的多晶硅，SiP外延層和SiGe外延層壓力釋放風險被降低；HK金屬柵沒有填充在SDB凹槽中，因此HKK金屬層的壓力將不會與外延層壓力產生相互作用，器件性能得以提高。

技術領域

本發明涉及半導體技術領域，特別是涉及一種先切SDB FinFET的制造方法。

背景技術

邏輯標準單元中的邏輯設計是使用標準單元創建的。單元的高度是軌道數乘以金屬間距(Pitch)，軌道和Pitch用金屬層2(M2)測量。圖1顯示為7.5軌道單元示意圖，電源(Power)和地軌(Ground)高度的一半分別位于上面的單元和下面的單元中。

單元寬度與多晶硅接觸間距(contact poly pitch,CPP)有關，構成單元寬度的CPPs數量取決于單元類型以及單元是否具有雙擴散間斷(DDB)或單擴散間斷(SDB)。

一個DDB在單元的每側增加一個半CPP。對于實際的單元，諸如NAND柵極和單元掃描觸發器，單元寬度上的CPP數目較多，SDB對DDB影響較小。

在先切SDB工藝中，ILD填充形成并平坦化后，偽柵極將被移除，之后填充HK金屬柵堆疊層，這將出現兩個問題：1)在SDB周圍，外延層至多晶硅之間的間距非常小，而這二者間的相互作用也非常強；2)在偽柵極被移除后，SiGe或SiP壓力釋放，這將使得器件性能減弱；3)在HK金屬柵堆疊層填充凹槽后，金屬柵和鎢電極壓力將反作用于SiGe或SiP壓力，這將對PMOS或NMOS有利，但是會降低二者中另一個的性能；4)考慮到上述問題，根據實際情況，SDB器件在實際電路中會有很大的不同。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種先切SDB FinFET的制造方法，用于解決現有技術中SDB先切工藝中，金屬柵和鎢電極壓力反作用于SiGe或SiP壓力從而導致器件性能下降的問題。

為實現上述目的及其他相關目的，本發明提供一種先切SDB FinFET的制造方法，至少包括：

步驟一、提供位于基底，在所述基底上形成沿縱向間隔排列的多個Fin結構，所述Fin結構的長度方向為與所述縱向垂直的橫向；接著在所述Fin結構上形成SiN層；之后在所述SiN層上形成第一硬掩膜層；

步驟二、沉積薄型氧化層，所述薄型氧化層覆蓋所述基底上表面以及所述Fin結構的側壁；

步驟三、在所述Fin結構的所述第一硬掩膜層上形成SDB光刻膠圖形；

步驟四、沿所述SDB光刻膠圖形刻蝕所述第一硬掩膜層、SiN層以及所述Fin結構，形成SDB凹槽；

步驟五、在所述基底上沉積介質層覆蓋所述基底上表面和所述薄型氧化層，并填充所述SDB凹槽，之后進行退火；

步驟六、對所述介質層和所述薄型氧化層進行研磨，并研磨至露出所述SiN層上表面為止；

步驟七、去除所述SiN層；

步驟八、刻蝕所述介質層至露出所述Fin結構上端的一部分為止，同時所述SDB凹槽的上端一部分也被露出；

步驟九、在露出的所述Fin結構和所述SDB凹槽表面形成柵氧化層；