[發明專利]一種先切SDB FinFET的制造方法

在審

• 申請號: 202110597511.6
• 申請日: 2021-05-31
• 公開（公告）號: CN113394109A
• 公開（公告）日: 2021-09-14
• 發明（設計）人: 李勇
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

1.一種先切SDB FinFET的制造方法，其特征在于，至少包括：

步驟一、提供位于基底，在所述基底上形成沿縱向間隔排列的多個Fin結構，所述Fin結構的長度方向為與所述縱向垂直的橫向；接著在所述Fin結構上形成SiN層；之后在所述SiN層上形成第一硬掩膜層；

步驟二、沉積薄型氧化層，所述薄型氧化層覆蓋所述基底上表面以及所述Fin結構的側壁；

步驟三、在所述Fin結構的所述第一硬掩膜層上形成SDB光刻膠圖形；

步驟四、沿所述SDB光刻膠圖形刻蝕所述第一硬掩膜層、SiN層以及所述Fin結構，形成SDB凹槽；

步驟五、在所述基底上沉積介質層覆蓋所述基底上表面和所述薄型氧化層，并填充所述SDB凹槽，之后進行退火；

步驟六、對所述介質層和所述薄型氧化層進行研磨，并研磨至露出所述SiN層上表面為止；

步驟七、去除所述SiN層；

步驟八、刻蝕所述介質層至露出所述Fin結構上端的一部分為止，同時所述SDB凹槽的上端一部分也被露出；

步驟九、在露出的所述Fin結構和所述SDB凹槽表面形成柵氧化層；

步驟十、在所述Fin結構上以及所述SDB凹槽上形成沿橫向間隔排列的多個偽柵極及依附于所述偽柵極的側墻；

步驟十一、在所述SDB凹槽一側的所述相鄰兩個所述偽柵極之間的所述Fin結構上形成SiP外延結構；在所述SDB凹槽另一側的所述相鄰兩個所述偽柵極之間的所述Fin結構上形成SiGe外延結構；

步驟十二、沉積層間介質層覆蓋所述偽柵極并填充所述偽柵極之間空間；之后研磨所述層間介質層至露出所述偽柵極頂部為止；

步驟十三、去除除了所述SDB凹槽上的所述偽柵極之外的其他所述偽柵極，形成凹槽；

步驟十四、在被去除的所述偽柵極的凹槽中填充HK金屬，形成HK金屬柵極。

2.根據權利要求1所述的先切SDB FinFET的制造方法，其特征在于：步驟二中沉積在所述基底上表面和所述Fin結構側壁的薄型氧化層的方法為原子層沉積法或原位水汽生成法。

3.根據權利要求1所述的先切SDB FinFET的制造方法，其特征在于：步驟五中沉積所述介質層的方法為FCVD法。

4.根據權利要求1所述的先切SDB FinFET的制造方法，其特征在于：步驟十中所述偽柵極包括多晶硅層、位于所述多晶硅層上的第二硬掩膜層。

5.根據權利要求1所述的先切SDB FinFET的制造方法，其特征在于：步驟十一中在所述SDB凹槽一側的所述相鄰兩個偽柵極之間的所述Fin結構上形成的所述SiP外延結構的個數為兩個。

6.根據權利要求1所述的先切SDB FinFET的制造方法，其特征在于：步驟十一中在所述SDB凹槽另一側的所述相鄰兩個所述偽柵極之間的所述Fin結構上形成的所述SiGe外延結構的個數為兩個。

7.根據權利要求4所述的先切SDB FinFET的制造方法，其特征在于：步驟十三中去除所述偽柵極的部分包括去除所述多晶硅層和所述第二硬掩膜層，保留所述側墻。