[發明專利]一種時鐘補償方法及裝置

在審

• 申請號: 202110594147.8
• 申請日: 2021-05-28
• 公開（公告）號: CN113485523A
• 公開（公告）日: 2021-10-08
• 發明（設計）人: 許良掌
• 申請（專利權）人: 新華三信息安全技術有限公司
• 主分類號: G06F1/10
• 分類號: G06F1/10;G06F1/12
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種時鐘補償方法，其特征在于，應用于網絡設備的主控板，所述主控板包括主時鐘芯片，所述方法包括：

獲取所述主時鐘芯片的時間點T，并獲取所述主時鐘芯片的輸出管腳至所述網絡設備的輸出接口之間的傳輸時延TX_DELAY；

將所述主時鐘芯片的時間點T和所述傳輸時延TX_DELAY之和，確定為所述主時鐘芯片傳輸至所述網絡設備的輸出接口的時間點T1；

將所述時間點T1通過所述網絡設備的輸出接口傳輸至其他網絡設備，以使得所述其他網絡設備基于所述時間點T1進行時鐘同步。

2.如權利要求1所述的方法，其特征在于，若所述網絡設備不存在時間源輸入；則獲取所述主時鐘芯片的時間點T的步驟包括：

將本地系統時間確定為所述主時鐘芯片的時間點T；

若所述網絡設備存在時間源輸入，則獲取所述主時鐘芯片的時間點T的步驟包括：

獲取所述時間源的時間點T’，并確定所述網絡設備的輸入接口至所述主時鐘芯片的輸入管腳之間的傳輸時延RX_DELAY；

將所述時間源的時間點T’和所述傳輸時延RX_DELAY之和，確定為所述主時鐘芯片的時間點T。

3.如權利要求1或2所述的方法，其特征在于，所述網絡設備還包括線板卡，所述方法還包括：

確定所述主時鐘芯片的輸出管腳至所述線板卡的時鐘芯片的輸入管腳之間的傳輸時延INNER_DELAY；

基于所述時間點T1和所述傳輸時延INNER_DELAY對所述線板卡進行時鐘同步。

4.如權利要求3所述的方法，其特征在于，基于所述時間點T1和所述傳輸時延INNER_DELAY對所述線板卡進行時鐘同步的步驟包括：

計算所述傳輸時延INNER_DELAY和所述傳輸時延TX_DELAY之差值；

判斷所述差值是否大于等于0；

若判定所述差值大于等于0，則將所述時間點T1，傳輸時延TX_DELAY和所述傳輸時延INNER_DELAY通過所述主時鐘芯片的輸出管腳傳輸至所述線板卡的時鐘芯片，以使得所述時鐘芯片將所述線板卡的時間點設置為T2，其中，T2＝T1-TX_DELAY+INNER_DELAY。

5.如權利要求4所述的方法，其特征在于，所述方法還包括：

若判定所述差值小于0，則通過FPGA對所述時間點T1進行處理，得到時間點T3，其中，T3＝T1-TX_DELAY；

將所述時間點T3和所述傳輸時延INNER_DELAY傳輸至所述線板卡的時鐘芯片，以使得所述時鐘芯片將所述線板卡的時間點設置為T4，其中，T4＝T3+INNER_DELAY。

6.一種時鐘補償裝置，其特征在于，應用于網絡設備的主控板，所述主控板包括主時鐘芯片，所述裝置包括：

獲取單元，用于獲取所述主時鐘芯片的時間點T，并獲取所述主時鐘芯片的輸出管腳至所述網絡設備的輸出接口之間的傳輸時延TX_DELAY；

確定單元，用于將所述主時鐘芯片的時間點T和所述傳輸時延TX_DELAY之和，確定為所述主時鐘芯片傳輸至所述網絡設備的輸出接口的時間點T1；

傳輸單元，用于將所述時間點T1通過所述網絡設備的輸出接口傳輸至其他網絡設備，以使得所述其他網絡設備基于所述時間點T1進行時鐘同步。

7.如權利要求6所述的裝置，其特征在于，若所述網絡設備不存在時間源輸入；則獲取所述主時鐘芯片的時間點T時，所述獲取單元具體用于：

將本地系統時間確定為所述主時鐘芯片的時間點T；

若所述網絡設備存在時間源輸入，則獲取所述主時鐘芯片的時間點T時，所述獲取單元具體用于：

獲取所述時間源的時間點T’，并確定所述網絡設備的輸入接口至所述主時鐘芯片的輸入管腳之間的傳輸時延RX_DELAY；

將所述時間源的時間點T’和所述傳輸時延RX_DELAY之和，確定為所述主時鐘芯片的時間點T。