[發(fā)明專利]包括豎直存儲器裝置的集成電路裝置

在審

• 申請?zhí)枺?/td>: 202110593717.1
• 申請日: 2021-05-28
• 公開（公告）號: CN113764428A
• 公開（公告）日: 2021-12-07
• 發(fā)明（設(shè)計(jì)）人: 黃昌善;權(quán)永振;金己煥;石韓松;殷東錫;林鐘欣
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11529;H01L27/11548;H01L27/11556;H01L27/1157;H01L27/11573;H01L27/11575;H01L27/11582
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 趙南;張青

1.一種集成電路裝置，包括：

襯底，其具有單元區(qū)、外圍電路區(qū)和位于所述單元區(qū)與所述外圍電路區(qū)之間的互連區(qū)；

第一單元堆疊結(jié)構(gòu)和位于所述第一單元堆疊結(jié)構(gòu)上的第二單元堆疊結(jié)構(gòu)，所述第一單元堆疊結(jié)構(gòu)和所述第二單元堆疊結(jié)構(gòu)均包括交替地堆疊在所述襯底上的多個(gè)絕緣層和多個(gè)字線結(jié)構(gòu)；以及

虛設(shè)堆疊結(jié)構(gòu)，其位于與所述第二單元堆疊結(jié)構(gòu)相同的豎直高度處，并且包括交替地堆疊在所述外圍電路區(qū)中的多個(gè)虛設(shè)絕緣層和多個(gè)虛設(shè)支承層。

2.根據(jù)權(quán)利要求1所述的集成電路裝置，還包括：

第一填充絕緣層、第一保護(hù)絕緣層和第二填充絕緣層，其中：

所述第一填充絕緣層位于所述襯底上，

所述第一填充絕緣層填充所述互連區(qū)和所述外圍電路區(qū)，

所述第一填充絕緣層具有與所述第一單元堆疊結(jié)構(gòu)的上表面共面的上表面，

所述第一保護(hù)絕緣層覆蓋所述第一單元堆疊結(jié)構(gòu)和所述第一填充絕緣層，

所述第二填充絕緣層位于所述第一保護(hù)絕緣層上，

所述第二填充絕緣層填充所述互連區(qū)和所述外圍電路區(qū)，

所述第二填充絕緣層具有與所述第二單元堆疊結(jié)構(gòu)的上表面共面的上表面，并且

所述第二填充絕緣層包圍所述虛設(shè)堆疊結(jié)構(gòu)的外圍。

3.根據(jù)權(quán)利要求2所述的集成電路裝置，還包括：位于在所述外圍電路區(qū)中的襯底上限定的外圍電路有源區(qū)中的多個(gè)晶體管，其中：

所述第一填充絕緣層覆蓋所述多個(gè)晶體管，并且

所述虛設(shè)堆疊結(jié)構(gòu)被布置為在豎直方向上與所述多個(gè)晶體管中的至少一些重疊。

4.根據(jù)權(quán)利要求2所述的集成電路裝置，其中，所述第二填充絕緣層被形成在比所述第一填充絕緣層在二維上更寬的區(qū)域上。

5.根據(jù)權(quán)利要求2所述的集成電路裝置，其中，所述虛設(shè)堆疊結(jié)構(gòu)具有穿過所述多個(gè)虛設(shè)絕緣層和所述多個(gè)虛設(shè)支承層的至少一個(gè)排氣孔。

6.根據(jù)權(quán)利要求1所述的集成電路裝置，還包括：位于所述單元區(qū)中的多個(gè)溝道結(jié)構(gòu)，其中：

所述多個(gè)溝道結(jié)構(gòu)填充穿過所述第一單元堆疊結(jié)構(gòu)的多個(gè)第一溝道孔，

所述多個(gè)溝道結(jié)構(gòu)填充多個(gè)第二溝道孔，所述多個(gè)第二溝道孔與所述多個(gè)第一溝道孔連通并且穿過所述第二單元堆疊結(jié)構(gòu)，并且

所述多個(gè)第二溝道孔的底部在水平方向上的寬度小于所述多個(gè)第一溝道孔的頂部在所述水平方向上的寬度。

7.根據(jù)權(quán)利要求1所述的集成電路裝置，其中，在所述第二單元堆疊結(jié)構(gòu)中堆疊的所述多個(gè)字線結(jié)構(gòu)的數(shù)量與在所述虛設(shè)堆疊結(jié)構(gòu)中堆疊的所述多個(gè)虛設(shè)支承層的數(shù)量相同。

8.根據(jù)權(quán)利要求1所述的集成電路裝置，其中，所述虛設(shè)堆疊結(jié)構(gòu)中包括的所述多個(gè)虛設(shè)支承層和所述第二單元堆疊結(jié)構(gòu)中包括的所述多個(gè)字線結(jié)構(gòu)位于相同的豎直高度處并且彼此對應(yīng)。

9.根據(jù)權(quán)利要求1所述的集成電路裝置，其中，所述虛設(shè)堆疊結(jié)構(gòu)沿著邊緣具有傾斜輪廓。

10.根據(jù)權(quán)利要求1所述的集成電路裝置，其中，所述虛設(shè)堆疊結(jié)構(gòu)二維地包圍所述第二單元堆疊結(jié)構(gòu)的外圍。

11.根據(jù)權(quán)利要求1所述的集成電路裝置，其中，在所述虛設(shè)堆疊結(jié)構(gòu)中具有至少一個(gè)狹縫。