[發明專利]一種高強度壓敏電阻及其制備方法

有效

• 申請號: 202110593529.9
• 申請日: 2021-05-28
• 公開（公告）號: CN113314286B
• 公開（公告）日: 2022-09-06
• 發明（設計）人: 張琪;石國能;岳濤;馮志巍
• 申請（專利權）人: 常州泰捷防雷科技有限公司
• 主分類號: H01C7/10
• 分類號: H01C7/10;H01C1/142;H01C7/112;H01C17/28
• 代理公司: 暫無信息
• 代理人: 暫無信息

本申請涉及電阻器的領域，具體公開了一種高強度壓敏電阻及其制備方法。一種高強度壓敏電阻包括基體層；X層包覆電極層，所述包覆電極層包括由內至外依次重復堆疊沉積的鉻電極層和銅鎳合金電極層，所述包覆電極層設于所述基體層表面，所述鉻電極層和所述銅鎳合金電極層的層數相同；樹脂包覆層，所述樹脂包覆層固定包覆于所述包覆電極層外。一種高強度壓敏電阻的制備方法，包括以下步驟：S1、包覆鉻電極層；S2、包覆銅鎳合金電極層；S3、重復S1、S2，制得中間體；S4、包覆樹脂層。本申請的制備方法將電極層與氧化鋅陶瓷基體穩定結合，制得壓敏電阻具有安全性較佳的優點。

技術領域

本申請涉及電阻器的領域，更具體地說，它涉及一種高強度壓敏電阻及其制備方法。

背景技術

壓敏電阻是一種具有非線性伏安特性的電阻器件，主要在電路中承擔過壓保護的作用，壓敏電阻根據其主體材料的不同，大致可分為氧化鋅體系、二氧化鈦體系、碳化硅體系，應用較多的為氧化鋅體系。氧化鋅體系壓敏電阻一般采用陶瓷工藝制成的，壓敏電阻的內部微觀結構包括氧化鋅晶粒以及晶粒周圍的晶界層，氧化鋅晶粒的電阻率很低，而晶界層的電阻率較高，當兩個晶粒之間形成一個相當于二極管的勢壘，兩個晶粒之間形成一個壓敏電阻單元，一個壓敏電阻包括多個串聯的壓敏電阻單元，壓面電阻單元的數量決定了壓敏電阻的擊穿電壓。

在制備壓敏電極的過程中，通常采用將粉料混合，經排膠后再進行燒制，形成基體，通過在基體表面包覆電極層和包覆絕緣層等，從而制成壓敏電極，在制備壓敏電極的過程中，包覆電極層時通常采用在基體表面涂覆金屬漿料，再經過熱處理成型的方案，制備具有形成優良導電性能的導體。

針對上述相關技術，發明人認為，在制備壓敏電阻的包覆電極層過程中，需要通過單一靶材在基體上濺射電極層，由于電極層具有一定厚度的要求，進而導致電極層與基體之間的結合性能較差，存在電極層易與基體分離，進而導致壓敏電阻失效，即過壓保護效果不佳的缺陷。

發明內容

為了提高電極層與基體之間的結合性能，延長壓敏電阻的使用壽命，本申請提供一種高強度壓敏電阻及其制備方法。

本申請提供的一種高強度壓敏電阻及其制備方法采用如下的技術方案：

第一方面，本申請提供一種高強度壓敏電阻，采用如下技術方案：

一種高強度壓敏電阻，包括基體層；X層包覆電極層，所述包覆電極層包括由內至外依次重復堆疊沉積的鉻電極層和銅鎳合金電極層，所述包覆電極層設于所述基體層表面，所述鉻電極層和所述銅鎳合金電極層的層數相同；樹脂包覆層，所述樹脂包覆層固定包覆于所述包覆電極層外。

通過采用上述技術方案，采用在基體層上依次重復堆疊沉積鉻電極層和銅鎳合金電極層，使得電極層較為容易達到壓敏電阻所需的電極層厚度，改善采用單一電極層強行涂覆至要求厚度后，導致電極層與基體層之間結合性能不佳的缺陷，進而降低電極層與基體層之間發生分離的可能性，延長壓敏電阻的使用壽命，長效對電路提供過壓保護。

第二方面，本申請提供一種高強度壓敏電阻的制備方法，采用如下技術方案：

一種高強度壓敏電阻的制備方法，包括以下步驟：S1、包覆鉻電極層：取氧化鋅陶瓷基體和鉻靶材，將氧化鋅陶瓷基體和鉻靶材放置于真空室內，調節真空室內的真空度，向真空室內通入濺射氣體，先預濺射10-15min，再對氧化鋅陶瓷基體進行濺射處理，制得一次產物；S2、包覆銅鎳合金電極層：取一次產物和銅鎳合金靶材，將鉻靶材更換為銅鎳合金靶材，先預濺射5-10min，再對一次產物進行濺射處理，制得二次產物；S3、重復步驟S1、S2，制得中間體；S4、包覆樹脂層：將環氧樹脂涂覆于中間體上上包覆電極層的一側，通過流化、固化，制得壓敏電阻。