[發明專利]一種基準電路的啟動電路和基準電路

有效

• 申請號: 202110591993.4
• 申請日: 2021-05-28
• 公開（公告）號: CN113110680B
• 公開（公告）日: 2023-03-28
• 發明（設計）人: 黃海;楊宏;呂堯明;程飛;吳清源
• 申請（專利權）人: 杭州米芯微電子有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 杭州五洲普華專利代理事務所(特殊普通合伙) 33260
• 代理人: 姚宇吉

本發明提供了一種基準電路的啟動電路和基準電路，通過本發明提供的一種基準電路的啟動電路，只需要一個簡單的PMOS管就可以實現基準電路零電流狀態的啟動。整個啟動電路結構非常簡單，節約成本。而且在基準電路正常工作時，基準電路的啟動電路不消耗電流，大大降低了功率損耗。此外本發明還提供一種內設有本發明提供的基準電路的啟動電路的基準電路，相比與傳統的基準電路具有低功耗、低溫度系數、高電源抑制比、加工工藝簡單的優點。

技術領域

本發明涉及帶隙基準電路的技術領域，特別涉及一種基準電路的啟動電路和基準電路。

背景技術

基準電路也被稱作帶隙基準(bandgap)電路，由Robert Widla于1971年發明。現有的帶隙基準電路一般被分為電壓型帶隙基準電路和電流型帶隙基準電路。它通過一個正溫度系數的電壓與一個負溫度系數的電壓進行加權相加，從而得到一個不隨溫度變換的穩定電壓。通過對電路元件的了解可知，雙極型晶體管的基極-發射極電壓具有負溫度系數，而兩個工作在不同電流密度下雙極型晶體管的基極-發射極電壓差值具有正溫度系數，利用放大器兩個輸入端電壓相近的特性可以將正負溫度系數結合起來得到去除溫度影響的結果。

基準電路廣泛應用于各種模擬集成電路、數模混合信號集成電路和系統集成芯片中，其精度和穩定性直接決定整個系統的精度，在模/數轉換器(ADC)、數/模轉換器(DAC)、動態存儲器(DRAM)等集成電路設計中，低溫度系數、高電源抑制比的基準電路十分關鍵。

在傳統的基準電路中，往往存在兩個工作狀態：正常工作狀態和零電流工作狀態。其中零電流工作狀態是指上電后電源電壓緩慢上升時，兩條或多條支路中電流一直保持零電流，整個電路處于平衡態的工作狀態。因此需要在基準電路內部設置有啟動電路，而啟動電路的作用就是讓整個電路脫離上述零電流平衡態從而正常工作。而隨著電子技術的發展與進步，現代電子系統對基準電路的功耗也提出了越來越高的要求。但在現有的基準電路中，啟動電路存在工作時消耗大量電流的問題，有時其消耗的電流比基準電路本身還要多。

發明內容

本發明的目的就是解決背景技術中提到的上述問題，提出一種基準電路的啟動電路和基準電路，能夠大大降低啟動電路工作時的功耗，并解決了需要在啟動電路中集成大阻值電阻帶來的整個基準電路芯片面積增大、面積利用率降低的問題。

為實現上述目的，本發明首先提出了一種基準電路的啟動電路，包括一個PMOS管，所述PMOS管的柵極用于與運算放大電路的VBG端、電流產生電路第一端相連，所述PMOS管的源極用于與所述運算放大電路第一端相連，所述PMOS管的漏極用于與所述運算放大電路第二端相連；當基準電路進入零電流狀態，所述PMOS管通過控制所述運算放大電路第一端的電流分配從而控制所述運算放大電路第二端的電壓，進而使基準電路脫離零電流狀態；當所述基準電路正常工作后，所述PMOS管的柵源電壓大于PMOS管的開啟電壓并不再影響所述基準電路。

可選的，所述PMOS管的源極與所述運算放大電路中的M1管源極、M2管源極相連，所述PMOS管的漏極與所述運算放大電路中的M3管漏極、M3管柵極、M4管柵極相連，所述M1管漏極與所述M3管漏極相連，所述M2管漏極與所述M4管漏極相連，所述M3管柵極和所述M4管柵極分別接地。

可選的，所述PMOS管通過控制運算放大電路第一端的電流分配從而控制所述運算放大電路第二端的電壓，進而使基準電路脫離零電流狀態具體為：

在零電流狀態下，PMOS管、M1管和M2管處于導通狀態，所述運算放大電路第一端的電流大部分流入了所述M1管、所述PMOS管和所述M3管，小部分流入了所述M2管，使所述運算放大電路第二端M3管柵極、M4管柵極電壓上升并使M4管導通，與M4管相連的M5管關斷；所述運算放大電路的VBG端的電流不流向所述M5管而是流向所述電流產生電路中的三極管Q1和三極管Q2，從而使基準電路脫離零電流狀態。