[發明專利]一種基準電路的啟動電路和基準電路

有效

• 申請號: 202110591993.4
• 申請日: 2021-05-28
• 公開（公告）號: CN113110680B
• 公開（公告）日: 2023-03-28
• 發明（設計）人: 黃海;楊宏;呂堯明;程飛;吳清源
• 申請（專利權）人: 杭州米芯微電子有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 杭州五洲普華專利代理事務所(特殊普通合伙) 33260
• 代理人: 姚宇吉

1.一種基準電路，其特征在于，包括電流產生電路、運算放大電路、基準電路的啟動電路，所述基準電路的啟動電路包括一個PMOS管，所述PMOS管的柵極用于與運算放大電路的VBG端、電流產生電路第一端相連，所述PMOS管的源極用于與所述運算放大電路第一端相連，所述PMOS管的漏極用于與所述運算放大電路第二端相連；當基準電路進入零電流狀態，所述PMOS管通過控制所述運算放大電路第一端的電流分配從而控制所述運算放大電路第二端的電壓，進而使基準電路脫離零電流狀態；當所述基準電路正常工作后，所述PMOS管的柵源電壓大于PMOS管的開啟電壓并不再影響所述基準電路，

所述運算放大電路包括M1管、M2管、M3管、M4管、M5管、M6管、M7管、M8管、電流源，其中所述M1管、M2管、M6管、M7管、M8管是PMOS工藝，M3管、M4管、M5管是NMOS工藝；所述M6管源極分別與M7管源極、M8管源極、內部工作電壓端VDD相連，M6管柵極分別與M7管柵極、M8管柵極、M6管漏極相連；所述M7管漏極分別與M1管源極、M2管源極、所述啟動電路的源極相連；所述M8管漏極作為運算放大電路的VBG端分別與M5管漏極、所述啟動電路的柵極相連；所述M1管柵極與所述電流產生電路中的電阻R2第二端相連，M1管漏極分別與M3管漏極、M3管柵極、M4管柵極、所述啟動電路的漏極相連；所述M2管柵極與所述電流產生電路中的電阻R1第二端相連，M2管漏極分別與M4管漏極、M5管柵極相連；所述M3管源極、M4管源極、M5管源極分別與gnd端相連；所述電流源第一端與M6管漏極相連，第二端與gnd端相連；

在零電流狀態下，PMOS管、M1管和M2管處于導通狀態，所述運算放大電路第一端的電流大部分流入了所述M1管、所述PMOS管和所述M3管，小部分流入了所述M2管，使所述運算放大電路第二端M3管柵極、M4管柵極電壓上升并使M4管導通，與M4管相連的M5管關斷；所述運算放大電路的VBG端的電流不流向所述M5管而是流向所述電流產生電路中的三極管Q1和三極管Q2，從而使基準電路脫離零電流狀態。

2.如權利要求1所述的基準電路，其特征在于，所述電流產生電路包括電阻R1、電阻R2、電阻R3、三極管Q1、三極管Q2，其中所述R1第一端分別與所述R2第一端、所述啟動電路的柵極相連，所述R1第二端分別與所述Q1發射極、所述運算放大電路的正相輸入端相連；所述Q1基極分別與Q1集電極、gnd端相連；所述R2第二端分別與所述R3第一端、所述運算放大電路的反相輸入端相連；所述R3第二端與所述Q2發射極相連；所述Q2基極分別與Q2集電極、gnd端相連。

3.如權利要求1所述的基準電路，其特征在于，當基準電路正常工作后，VBG端的電壓為1.2V，所述電流產生電路中的三極管Q1和三極管Q2導通，M1管、M2管源極被鉗位到1.4V，所述PMOS管處于關閉狀態，對電路正常工作不再產生影響。