[發明專利]半導體元件

在審

• 申請號: 202110586394.3
• 申請日: 2021-05-27
• 公開（公告）號: CN113517283A
• 公開（公告）日: 2021-10-19
• 發明（設計）人: 楊建勛;楊建倫;張克正
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

一種半導體元件，其包括第一鰭片結構、隔離結構接觸第一鰭片結構的頂面、基底層接觸隔離結構、外延層接觸隔離結構和基底層、以及第二鰭片結構于第一鰭片結構之上并接觸外延層。

技術領域

本發明實施例涉及半導體結構及其形成方法，特別是涉及堆疊的半導體元件。

背景技術

隨著半導體技術的演進，增加了具有較高存儲容量、更快處理系統、較高性能、以及較低成本的需求。為了符合這些需求，半導體業界持續縮小半導體元件的尺寸，如金屬氧化物半導體場效晶體管(metal oxide semiconductor field effect transistor,MOSFET)，包括平面金屬氧化物半導體場效晶體管和鰭式場效晶體管(fin field effecttransistor,finFET)。這樣的縮小增加了半導體制造過程的復雜度。

發明內容

一種半導體元件，包括：第一鰭片結構；隔離結構，接觸第一鰭片結構的頂面；基底層，接觸隔離結構；外延層，接觸隔離結構和基底層；以及第二鰭片結構，于第一鰭片結構之上并接觸外延層。

一種半導體元件，包括：第一鰭片結構；第一隔離結構，于第一鰭片結構的頂面上；基底層，于第一隔離結構上；第一外延層，于第一隔離結構和基底層上；第二隔離結構，于第一外延層上；第二外延層，于第二隔離結構上；以及第二鰭片結構，于第一鰭片結構上并接觸第二外延層。

一種半導體元件的形成方法，包括：形成第一鰭片結構；形成基底層于第一鰭片結構上；形成隔離結構于基底層和第一鰭片結構之間；形成外延層接觸隔離結構和基底層；以及形成第二鰭片結構于第一鰭片結構上并接觸外延層。

附圖說明

以下將配合所附圖式詳述本公開實施例的面向。應注意的是，依據在業界的標準做法，各種特征并未按照比例繪制。事實上，可任意地放大或縮小各種部件的尺寸，以清楚地表現出本公開實施例的特征。

圖1A和圖1B是根據一些實施例，分別繪示垂直堆疊半導體元件的等距(isometric)示意圖和部分剖面示意圖。

圖2A和圖2B是根據一些實施例，分別繪示具有垂直柵極的交叉堆疊半導體元件和具有旋轉柵極的交叉堆疊半導體元件的等距示意圖。

圖3是根據一些實施例，用以制造堆疊半導體元件的方法流程圖。

圖4～圖17是根據一些實施例，繪示垂直堆疊半導體元件在制造過程的各種階段的部分剖面示意圖。

圖18～圖23是根據一些實施例，繪示具有額外隔離結構的垂直堆疊半導體元件在制造過程的各種階段的部分剖面示意圖。

其中，附圖標記說明如下：

100：(垂直堆疊)半導體元件

102A：全繞式柵極(P型)鰭式場效晶體管

102B：全繞式柵極(N型)鰭式場效晶體管

103：源極/漏極互連件

104A：鰭片結構

104A*：鰭片結構

104B：鰭片結構

104B*：鰭片結構

105：源極/漏極互連件

106：基底

108A：堆疊鰭片部

108B：堆疊鰭片部

110A：(P型)外延鰭片區

110B：(N型)外延鰭片區

112：柵極結構