[發明專利]芯片設計方法、裝置、設備、可讀存儲介質以及程序產品

有效

• 申請號: 202110579520.2
• 申請日: 2021-05-26
• 公開（公告）號: CN113361084B
• 公開（公告）日: 2023-02-07
• 發明（設計）人: 欒曉琨;蔣劍鋒;鄧宇;黃薇;王翠娜;孫永豐;邊少鮮
• 申請（專利權）人: 飛騰信息技術有限公司
• 主分類號: G06F30/20
• 分類號: G06F30/20
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 萬里晴

本公開提供一種芯片設計方法、裝置、設備、可讀存儲介質以及程序產品。該芯片設計方法包括：通過編譯器確定滿足約束條件的M個候選時序器件，其中，M為大于1的整數；至少基于當前設計的時鐘周期、時序器件的建立時間和保持時間，利用時序分析條件，對M個候選時序器件進行篩選，以從中確定滿足時序分析條件的N個待測試時序器件，其中，N為大于或等于1且小于M的整數；以及對N個待測試時序器件進行最終篩選過程，以確定最終時序器件。利用根據本公開實施例提供的芯片設計方法，能夠提高芯片設計的效率，縮短芯片設計周期。

技術領域

本公開的實施例涉及芯片設計技術領域，更具體地，涉及一種芯片設計方法、裝置、設備、可讀存儲介質以及程序產品。

背景技術

隨著數字集成電路系統的復雜性不斷增加，電路設計復雜度也不斷提高。例如，對于系統級芯片(System-on-a-Chip，SoC)，組成SOC的功能模塊的種類和數量也不斷增加，系統中各個模塊之間的數據交互也越來越復雜。在芯片設計過程中，需要基于設計要求來確定具體的器件。然而，諸如編譯器等設計工具基于設定的設計要求能夠遍歷出許多個滿足該要求的器件，為了從中確定滿足當前設計要求且符合后端設計的最適合器件，需要對遍歷得到的多個器件進行大量的篩選測試過程，這將耗費大量的設計時間和設計測試成本，降低了芯片設計效率且增加了芯片設計周期。

發明內容

本公開實施例提供了一種芯片設計方法、裝置、設備、可讀存儲介質以及程序產品，用于提高芯片設計的效率，縮短芯片設計周期。

根據本公開的一方面，提供了一種芯片設計方法。該芯片設計方法包括：通過編譯器確定滿足約束條件的M個候選時序器件，其中，M為大于1的整數；至少基于時鐘周期、時序器件的建立時間和保持時間，利用時序分析條件，對M個候選時序器件進行篩選，以從中確定滿足時序分析條件的N個待測試時序器件，其中，N為大于或等于1且小于M的整數；以及對N個待測試時序器件進行最終篩選過程，以確定最終時序器件。

根據本公開的一些實施例，時序器件包括存儲器，約束條件包括存儲器的容量、端口類型中的至少一個。

根據本公開的一些實施例，至少基于時鐘周期、時序器件的建立時間和保持時間間，利用時序分析條件，對M個候選時序器件進行篩選包括：基于以下時序分析公式，對M個候選時序器件進行時序分析條件的約束，以從中確定滿足時序分析公式的N個待測試時序器件，

T-2*TuTs+Th，

其中，T表示時鐘周期，其中，時鐘周期為設計頻率的倒數，Tu表示設計缺省時間，Ts表示時序器件的建立時間，Th表示時序器件的保持時間。

根據本公開的一些實施例，芯片設計方法還包括：對于M個候選時序器件中的候選時序器件，通過編譯器獲取該候選時序器件不同工藝角下的建立時間和保持時間。

根據本公開的一些實施例，對N個待測試時序器件進行最終篩選過程，以確定最終時序器件包括：對于N個待測試時序器件中的待測試時序器件，基于待測試時序器件的參數進行測試過程以確定最終時序器件，其中，參數包括以下中的至少一種：形狀、面積、時序、功耗。

根據本公開的另一方面，還提供了一種芯片設計裝置。該芯片設計裝置包括：包括編譯單元、時序分析單元和最終篩選單元，其中，編譯單元配置成：通過編譯器確定滿足約束條件的M個候選時序器件，其中，M為大于1的整數；時序分析單元配置成：至少基于時鐘周期、時序器件的建立時間和保持時間，利用時序分析條件，對M個候選時序器件進行篩選，以從中確定滿足時序分析條件的N個待測試時序器件，其中，N為大于或等于1且小于M的整數；以及最終篩選單元配置成：對N個待測試時序器件進行最終篩選過程，以確定最終時序器件。

根據本公開的一些實施例，時序器件包括存儲器，約束條件包括存儲器的容量、端口類型中的至少一個。