[發明專利]一種二維材料光控邏輯門

在審

• 申請號: 202110566411.7
• 申請日: 2021-05-24
• 公開（公告）號: CN113315507A
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 張躍;黃夢婷;張錚;湯文輝;劉璇;王利華;陳匡磊;尚金森;衛孝福
• 申請（專利權）人: 北京科技大學
• 主分類號: H03K19/094
• 分類號: H03K19/094;H03K19/20
• 代理公司: 北京市廣友專利事務所有限責任公司 11237
• 代理人: 張仲波;付忠林

本發明公開了一種二維材料光控邏輯門，包括集成在第一襯底上的第一光敏層、第一電極、第二電極、第三電極和第四電極；集成在第二襯底上的第二光敏層、第五電極和第六電極；第一光敏層和第二光敏層均由二維材料制成；第一襯底、第一光敏層、第一電極和第二電極構成第一光電晶體管；第一襯底、第一光敏層、第二電極和第三電極構成第二光電晶體管；第一襯底、第一光敏層、第三電極和第四電極構成第三光電晶體管；第二襯底、第二光敏層、第五電極和第六電極構成第四光電晶體管；第一光電晶體管、第二光電晶體管及第三光電晶體管串聯；第三光電晶體管與第四光電晶體管并聯。該二維材料光控邏輯門具有制備工藝簡單，器件體積小，利于大規模集成的優點。

技術領域

本發明涉及半導體光電集成與邏輯運算技術領域，特別涉及一種二維材料光控邏輯門。

背景技術

邏輯門(Logic Gates)是在集成電路(Integrated Circuit)上的基本組件。簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之后產生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的“真”與“假”或二進制當中的1和0，從而實現邏輯運算。

目前關于半導體材料的研究大部分都局限于有限功能的單個電子學元件或光學元件應用，這極大的限制其未來替代傳統硅基材料用于集成電路的發展。且現有的邏輯門存在制備工藝復雜，器件體積較大，不利于大規模集成的問題。

發明內容

本發明提供了一種二維材料光控邏輯門，以解決現有的邏輯門存在制備工藝復雜，器件體積較大，不利于大規模集成的技術問題。

為解決上述技術問題，本發明提供了如下技術方案：

一種二維材料光控邏輯門，所述邏輯門包括第一襯底和第二襯底，所述第一襯底上集成有第一光敏層、第一電極、第二電極、第三電極以及第四電極；所述第二襯底上集成有第二光敏層、第五電極以及第六電極；其中，所述第一光敏層和所述第二光敏層均由二維光敏材料制成；

所述第一襯底、第一光敏層、第一電極和第二電極構成第一光電晶體管；所述第一襯底、第一光敏層、第二電極和第三電極構成第二光電晶體管；所述第一襯底、第一光敏層、第三電極和第四電極構成第三光電晶體管；所述第二襯底、第二光敏層、第五電極和第六電極構成第四光電晶體管；

所述第一襯底用作所述第一光電晶體管、第二光電晶體管和第三光電晶體管的柵極，所述第一光敏層用作所述第一光電晶體管、第二光電晶體管和第三光電晶體管的溝道；所述第一電極和第二電極分別用作第一光電晶體管的源極和漏極；所述第二電極和第三電極分別用作第二光電晶體管的源極和漏極；所述第三電極和第四電極分別用作第三光電晶體管的源極和漏極；所述第二襯底用作所述第四光電晶體管的柵極，所述第二光敏層用作所述第四光電晶體管的溝道，所述第五電極和第六電極分別用作第四光電晶體管的源極和漏極；

所述第一光電晶體管、所述第二光電晶體管以及所述第三光電晶體管串聯連接；所述第三光電晶體管與所述第四光電晶體管并聯連接。

可選地，所述第一光電晶體管、第二光電晶體管、第三光電晶體管以及第四光電晶體管的溝道寬度分別為2μm-3μm。

進一步地，所述第三電極與所述第六電極，以及所述第四電極與所述第五電極分別通過連接導線連接。

可選地，所述連接導線為金金屬導線。

可選地，所述第一光敏層和所述第二光敏層的厚度分別為3nm-30nm，長度分別為20-30μm。

可選地，所述第一襯底最下面一層為硅，在硅上面有一層二氧化硅。

可選地，所述第二襯底最下面一層為硅，在硅上面有一層二氧化硅。

可選地，所述第一電極、第二電極、第三電極、第四電極、第五電極以及第六電極均為金金屬電極。