[發(fā)明專利]一種電路版圖設(shè)計方法、裝置、掩膜板及電子設(shè)備

有效

• 申請?zhí)枺?/td>: 202110566049.3
• 申請日: 2021-05-24
• 公開（公告）號: CN113312873B
• 公開（公告）日: 2023-03-14
• 發(fā)明（設(shè)計）人: 徐一建
• 申請（專利權(quán)）人: 海光信息技術(shù)股份有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F30/398
• 代理公司: 北京市廣友專利事務(wù)所有限責任公司 11237
• 代理人: 張仲波

本申請的實施例公開了一種電路版圖設(shè)計方法、裝置、掩膜板及電子設(shè)備，涉及電路制造技術(shù)領(lǐng)域，為便于提高化學機械研磨后晶圓表面平坦度而發(fā)明。所述方法，包括：在原始電路版圖中確定第一待填充版圖區(qū)域；在所述第一待填充版圖區(qū)域中插入第一冗余圖形，得到第一中間電路版圖；在所述第一中間電路版圖中確定第二待填充版圖區(qū)域；其中，所述第二待填充版圖區(qū)域與所述第一待填充版圖區(qū)域不完全重合；確定與所述第二待填充版圖區(qū)域相鄰的至少一個版圖區(qū)域；根據(jù)所述第二待填充版圖區(qū)域的版圖密度和所述相鄰的至少一個版圖區(qū)域的版圖密度，在所述第二待填充版圖區(qū)域插入第二冗余圖形。本申請適用于電路設(shè)計。

技術(shù)領(lǐng)域

本申請涉及電路制造技術(shù)領(lǐng)域，尤其涉及一種電路版圖設(shè)計方法、裝置、掩膜板及電子設(shè)備。

背景技術(shù)

在電路制造尤其是集成電路制造領(lǐng)域中，硅晶棒在化學機械研磨亦稱為化學機械拋光(CMP，Chemical Mechanical Polish)后，晶圓(wafer)表面的平坦程度，與初始設(shè)計電路版圖的密度分布有著重要關(guān)聯(lián)。電路版圖密度分布不均勻，容易導(dǎo)致CMP后wafer表面的凹陷(dishing)和侵蝕(Erosion)形成。

在電路版圖中插入冗余圖形(dummy)，可以使版圖的密度分布相對均勻，提高CMP工藝窗口。但是，冗余圖形的插入過程是按照一定步長的區(qū)域尺寸進行的，具體地，以窗口(window)的形式進行，由于版圖圖形設(shè)計千差萬別，某些window中的原始圖形，可能積聚在劃分window的角落中，一次插入冗余圖形后，雖然單個window中的版圖密度滿足設(shè)計規(guī)則，但在window的銜接處可能存在密度不足情況，這樣，與相鄰的相對高密度的區(qū)域之間形成密度臺階差，這樣，電路版圖的密度仍不均勻，從而導(dǎo)致CMP后wafer表面平坦度較低。

發(fā)明內(nèi)容

有鑒于此，本申請實施例提供一種電路版圖設(shè)計方法、裝置、掩膜板、電子設(shè)備及可讀存儲介質(zhì)，能夠使電路版圖的密度更加均勻，從而，便于提高化學機械研磨后晶圓表面平坦度。

第一方面，本申請實施例提供一種電路版圖設(shè)計方法包括：在原始電路版圖中確定第一待填充版圖區(qū)域；在所述第一待填充版圖區(qū)域中插入第一冗余圖形，得到第一中間電路版圖；在所述第一中間電路版圖中確定第二待填充版圖區(qū)域；其中，所述第二待填充版圖區(qū)域與所述第一待填充版圖區(qū)域不完全重合；確定與所述第二待填充版圖區(qū)域相鄰的至少一個版圖區(qū)域；根據(jù)所述第二待填充版圖區(qū)域的版圖密度和所述相鄰的至少一個版圖區(qū)域的版圖密度，在所述第二待填充版圖區(qū)域插入第二冗余圖形。

根據(jù)本申請實施例的一種具體實現(xiàn)方式，所述在原始電路版圖中確定第一待填充版圖區(qū)域，包括：按照第一預(yù)設(shè)規(guī)則，將原始電路版圖進行劃分，得到至少兩個第一版圖區(qū)域；對每個所述第一版圖區(qū)域進行密度檢查；將版圖密度低于預(yù)定閾值的第一版圖區(qū)域確定為第一待填充版圖區(qū)域。

根據(jù)本申請實施例的一種具體實現(xiàn)方式，所述在所述第一中間電路版圖中確定第二待填充版圖區(qū)域，包括：按照第二預(yù)設(shè)規(guī)則，將所述第一中間電路版圖進行劃分，得到至少兩個第二版圖區(qū)域；所述第二版圖區(qū)域與所述第一待填充版圖區(qū)域不完全重合；對每個所述第二版圖區(qū)域進行密度檢查；將版圖密度低于預(yù)定閾值的第二版圖區(qū)域確定為第二待填充版圖區(qū)域。

根據(jù)本申請實施例的一種具體實現(xiàn)方式，在所述第一中間電路版圖中確定第二待填充版圖區(qū)域之后，所述方法，還包括：從所述第一中間電路版圖中提取所述第二待填充版圖區(qū)域，以使所述第二待填充版圖區(qū)域形成獨立的第二中間電路版圖；提取所述第二待填充版圖區(qū)域后的所述第一中間電路版圖形成第三中間電路版圖；所述根據(jù)所述第二待填充版圖區(qū)域的版圖密度和所述相鄰的至少一個版圖區(qū)域的版圖密度，在所述第二待填充版圖區(qū)域插入第二冗余圖形，包括：根據(jù)所述第二待填充版圖區(qū)域的版圖密度和所述相鄰的至少一個版圖區(qū)域的版圖密度，在所述第二中間電路版圖中插入第二冗余圖形，形成第四中間電路版圖；根據(jù)所述第二待填充版圖區(qū)域在所述第一中間電路版圖的位置，將所述第四中間電路版圖合并到所述第三中間電路版圖中。