[發(fā)明專利]半導體存儲裝置及其讀取方法在審
| 申請?zhí)枺?/td> | 202110562897.7 | 申請日: | 2021-05-24 |
| 公開(公告)號: | CN113744785A | 公開(公告)日: | 2021-12-03 |
| 發(fā)明(設計)人: | 妹尾真言 | 申請(專利權(quán))人: | 華邦電子股份有限公司 |
| 主分類號: | G11C16/26 | 分類號: | G11C16/26 |
| 代理公司: | 北京三友知識產(chǎn)權(quán)代理有限公司 11127 | 代理人: | 董驍毅;葉明川 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 存儲 裝置 及其 讀取 方法 | ||
本發(fā)明提供一種半導體存儲裝置及其讀取方法,其中所述半導體存儲裝置可以通過電容耦合補償存儲單元的閾值,其包含:NAND型的存儲單元陣列,由監(jiān)視用NAND串列形成;編程裝置,編程與選擇字線連接的存儲單元;以及讀取裝置,進行與選擇字線連接的存儲單元的讀取。編程裝置編程選擇字線時,編程監(jiān)視用NAND串列的存儲單元。讀取裝置包含:電流檢測部,讀取選擇字線n的存儲單元時,于非選擇字線n+1的存儲單元施加讀取電壓,檢測流經(jīng)監(jiān)視用NAND串列的電流;以及偏移電壓決定部,根據(jù)檢測到的電流決定第一偏移電壓以及第二偏移電壓。附加第一偏移電壓的讀取通過電壓施加于非選擇字線,附加第二偏移電壓的讀取電壓施加于選擇字線n。
技術領域
本發(fā)明關于NAND型快閃存儲器的半導體存儲裝置,特別關于半導體存儲裝置及其讀取方法。
背景技術
在NAND型快閃存儲器進行頁的讀取或編程時,為了通過位線間的容量耦合抑制雜訊,一條字線會分為偶數(shù)頁與奇數(shù)頁動作。然而,隨著存儲單元往高集成密度化前進,起因于存儲單元間的浮柵(Floating gate,F(xiàn)G)耦合的影響變得無法忽視。例如,對偶數(shù)頁的存儲單元Ma編程數(shù)據(jù)“0”,隨著存儲單元Ma的閾值上升,與存儲單元Ma鄰接的奇數(shù)頁的存儲單元Mb的閾值也由于與存儲單元Ma的FG耦合而上升。接下來,對奇數(shù)頁的存儲單元Mb編程數(shù)據(jù)“0”,隨著存儲單元Mb的閾值上升,存儲單元Ma的閾值也由于與存儲單元Mb的FG耦合而上升。像這樣,存儲單元Ma的閾值,在編程校驗后由于與存儲單元Ma的FG耦合而上升的緣故,導致讀取動作時存儲單元Ma開啟邊界變小,動作變得不穩(wěn)定(專利文獻1)。
現(xiàn)有技術文獻
專利文獻
專利文獻1特許第6103787號公報
發(fā)明內(nèi)容
發(fā)明所欲解決的課題
在快閃存儲器的讀取動作中,存儲單元的讀取邊界,也會由于與鄰接的非選擇字線的存儲單元的FG耦合而有波動。例如,進行選擇字線n的讀取時,鄰接的非選擇字線n+1是否已被編程會給予讀取邊界很大的影響。
特別是頁編程從字線中較小的號碼開始依序進行的情況中(與NAND串列的各存儲單元連接的字線的號碼從源線側(cè)往位線側(cè)增加)。例如,編程選擇字線n時,因為字線n+1仍為抹除狀態(tài),選擇字線n編程校驗時,選擇字線n的存儲單元n的閾值Vt幾乎沒有受到與非選擇字線n+1的存儲單元n+1的FG耦合的影響。另一方面,字線n+1已進行編程的情況中,進行選擇字線n的讀取時,選擇字線n的存儲單元n的閾值Vt變成會受到與非選擇字線n+1的存儲單元n+1的FG耦合很大的影響。
讀取動作中,雖然于非選擇字線施加讀取通過電壓VPASSR,于選擇字線施加讀取電壓VREAD,隨著選擇字線n的抹除狀態(tài)的存儲單元n的閾值Vt,由于與非選擇字線n+1的存儲單元n+1的FG耦合而上升,存儲單元n沒有通過讀取電壓VREAD而充分開啟,最壞的情況下,可能導致存儲單元n沒有開啟。結(jié)果,無法正確地讀取為抹除狀態(tài)的存儲單元n的數(shù)據(jù),快閃存儲器的可靠度下降。
圖1為公知的NAND型快閃存儲器的讀取動作的時序圖。在預充電期間tPRE,于選擇字線以及非選擇字線施加讀取通過電壓VPASSR,位線側(cè)的選擇晶體管SEL_D由柵電壓VSGD開啟,源線側(cè)的選擇晶體管SEL_S由柵電壓0V關閉,以電壓預充電位線以及被選擇區(qū)塊內(nèi)的NAND串列。接著,在放電期間tDIS,于選擇字線施加讀取電壓VREAD(例如:0.2V),源線側(cè)的選擇晶體管SEL_S由柵電壓VSGS開啟。選擇存儲單元為編程狀態(tài)的情況中,由于NAND串列為非導通,位線不會改變電位;而選擇存儲單元為抹除狀態(tài)的情況中,NAND串列為導通,位線的電位下降。接著,在感應期間tSEN,通過頁緩沖/感應電路檢測被鉗制的位線電位,判定選擇存儲單元為編程狀態(tài)(數(shù)據(jù)“0”)或是抹除狀態(tài)(數(shù)據(jù)“1”)。
該專利技術資料僅供研究查看技術是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于華邦電子股份有限公司,未經(jīng)華邦電子股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110562897.7/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





