[發明專利]一種半導體制造方法及其結構

在審

• 申請號: 202110562608.3
• 申請日: 2021-05-24
• 公開（公告）號: CN113035778A
• 公開（公告）日: 2021-06-25
• 發明（設計）人: 張曉妍;楊宗凱;曾偉翔;丁笙玹;周志文
• 申請（專利權）人: 晶芯成（北京）科技有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/02;H01L23/532
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 林凡燕

本發明提供一種半導體制造方法及其結構，所述半導體制造方法包括：提供一基底；形成金屬互聯層于所述基底上；形成金屬層于所述金屬互聯層上；形成氧化層于金屬層上；對所述氧化層和所述基底進行刻蝕，以形成溝槽；形成第一隔離氧化層于所述溝槽上，所述第一隔離氧化層覆蓋所述溝槽底部；形成第二隔離氧化層于所述第一隔離氧化層上；形成氮化層于所述第二隔離氧化層上。通過本發明提供的一種半導體制造方法及其結構，提高填洞能力，改善填洞后的形貌，改善鈍化層平坦度，降低生產成本。

技術領域

本發明屬于半導體技術領域，特別是涉及一種半導體的制造方法及其結構。

背景技術

現有技術中，半導體制程中的平坦化制程主要為化學機械拋光，通過采用匹配后的磨料和拋光墊，使得具有金屬和介質層的襯底局部和全局進行平坦化處理，但是使用化學機械拋光將會引起新的問題：當通過采用化學氣相淀積的制造方法生長一層氧化層，由于環境差異，使得大塊金屬層與密集區金屬層在填洞工藝完成后形成一定厚度的高度差，進一步形成了犧牲層的高度差，采用化學機械拋光工藝對犧牲層部分進行打磨與拋光，則需要增加配套設備和材料，生產成本增加；另外，化學機械拋光工藝中機械臂上刀口與晶圓之間的壓力過大，引起晶圓表面的金屬層發生形變，將會影響工藝制程的可靠性，降低半導體芯片良品率和可靠性。

發明內容

本發明的目的在于提供一種半導體制造方法及其結構，通過優化高密度等離子體化學氣相淀積工藝，改善鈍化層的平坦度，改善導電粒子壓合的均勻性，提高制程的可靠性。

為解決上述技術問題，本發明是通過以下技術方案實現的：

本發明提供一種半導體制造方法，其包括：

提供一基底，所述基底包括堆疊結構；

形成金屬互聯層于所述堆疊結構上；

形成金屬層于所述金屬互聯層上；

形成氧化層于所述金屬層上；

對所述氧化層及所述金屬層進行刻蝕，以形成溝槽；

形成第一隔離氧化層于所述溝槽內，所述第一隔離氧化層覆蓋所述溝槽底部；

形成第二隔離氧化層于所述第一隔離氧化層上；

形成氮化層于所述第二隔離氧化層上。

在本發明的一個實施例中，形成第一隔離氧化層于所述溝槽上，包括，

獲取第一階段淀積速率及第一階段刻蝕速率；

依據所述第一階段淀積速率及所述第一階段刻蝕速率，預設第一階段淀積刻蝕比；

根據所述第一階段淀積刻蝕比，填充所述溝槽，且低于所述金屬層頂部的位置，形成第一隔離氧化層。

在本發明的一個實施例中，所述第一階段淀積速率包括在循環沉積刻蝕過程中的凈沉積速率和刻蝕速率。

在本發明的一個實施例中，所述第一階段淀積刻蝕比的范圍為2~3。

在本發明的一個實施例中，形成第二隔離氧化層于所述第一隔離氧化層上，包括，

獲取第二階段淀積速率及第二階段刻蝕速率；

依據所述第二階段淀積速率及所述第二階段刻蝕速率，預設第二階段淀積刻蝕比；

根據所述第二階段淀積刻蝕比，填充所述溝槽，且位于所述溝槽的頂部及所述氧化層頂部的位置，形成第二隔離氧化層。

在本發明的一個實施例中，所述第二階段淀積刻蝕比的范圍為6~8。

在本發明的一個實施例中，所所述第二隔離氧化層全覆蓋所述第一隔離氧化層頂部及所述氧化層頂部。

在本發明的一個實施例中，所述第二隔離氧化層包括填埋層及中介層，所述填埋層的深寬比小于所述溝槽的深寬比。

在本發明的一個實施例中，所述溝槽非密集區為第一區域，所述溝槽密集區為第二區域，所述第一區域的厚度大于所述第二區域的厚度。