[發明專利]一種存儲器陣列

在審

• 申請號: 202110559579.5
• 申請日: 2021-05-21
• 公開（公告）號: CN113345496A
• 公開（公告）日: 2021-09-03
• 發明（設計）人: 孫作金;薛慶華;王海力
• 申請（專利權）人: 京微齊力（北京）科技有限公司
• 主分類號: G11C16/04
• 分類號: G11C16/04;G11C16/24;G11C8/14
• 代理公司: 北京億騰知識產權代理事務所(普通合伙) 11309
• 代理人: 陳霽

本申請涉及集成電路技術領域，提供了一種存儲器陣列，每列存儲單元包括：多個存儲單元，按照排列方向排成一列，每個存儲單元的第一邊緣區域設置有位線觸點和互補位線觸點，多個存儲單元包括按相鄰關系分為第一存儲單元和第二存儲單元構成的存儲單元對，第一存儲單元和第二存儲單元各自的第二邊緣區域連接以形成連接區域，連接區域位于第一存儲單元和第二存儲單元各自的第一邊緣區域之間；兩條位線，分別與第一存儲單元和第二存儲單元各自的位線觸點一一對應連接；兩條互補位線，分別與第一存儲單元和第二存儲單元各自的互補位線觸點一一對應連接。通過本申請實施例提供的技術方案可降低位線上的負載，提高包含存儲器陣列的FPGA的運行速度。

技術領域

本申請涉及集成電路技術領域，尤其涉及一種存儲器陣列。

背景技術

在FPGA中，由于功能模塊多，器件數量龐大，因此金屬布線資源比較緊張。而存儲器作為不可或缺的模塊，通常分成多列分布在整個FPGA中，因此占用了許多的布線資源。

目前，在存儲器中每對應一列配置位，則有一列的位線(占用縱向的布線資源)，當每一列存儲單元對的比特越多，則位線的負載越重。以一列132位的存儲單元對為例，有兩條位線，每條位線帶了132個存儲單元。

但是，位線的負載越多，不僅會導致運行速度變慢，也可能會在進入28nm工藝設計后造成功能失效。

發明內容

本申請實施例提供了一種存儲器陣列，通過將位線觸點和互補位線觸點設置在兩個存儲單元的連接區域的兩側，以使兩個存儲單元連接不同的位線和互補位線，使得每條位線上的負載減少一半，從而提高存儲單元對的運行速度，保障其功能和性能；字線減少一半，使得字線走線方向的布線資源節省出一半。

第一方面，本申請實施例提供了一種存儲器陣列，包括：

多個存儲單元，按照排列方向排成一列，每個存儲單元的第一邊緣區域設置有位線觸點和互補位線觸點，多個存儲單元包括按相鄰關系分為第一存儲單元和第二存儲單元構成的存儲單元對，第一存儲單元和第二存儲單元各自的第二邊緣區域連接以形成連接區域，連接區域位于第一存儲單元和第二存儲單元各自的第一邊緣區域之間；

兩條位線，分別與每個存儲單元對中的第一存儲單元和第二存儲單元各自的位線觸點一一對應連接；

兩條互補位線，分別與每個存儲單元對中的第一存儲單元和第二存儲單元各自的互補位線觸點一一對應連接；

其中，每個存儲單元連接一條字線，存儲單元對中的第一存儲單元和第二存儲單元共用一條字線。

本申請實施例中，通過將位線觸點和互補位線觸點設置在兩個存儲單元的連接區域的兩側，以使兩個存儲單元連接不同的位線和互補位線，使得每條位線上的負載減少一半，從而提高存儲單元對的運行速度，保障其功能和性能。字線減少一半，使得字線走線方向的布線資源節省出一半。

在一種可能的實施方式中，多個存儲單元在排列方向上按照第一存儲單元、第二存儲單元、第二存儲單元和第一存儲單元的方式進行排成一列；

多個存儲單元中相鄰的兩個第一存儲單元各自的第一邊緣區域連接，以使相鄰的兩個第一存儲單元共用位線觸點和互補位線觸點；

多個存儲單元中相鄰的兩個第二存儲單元各自的第一邊緣區域連接，以使相鄰的兩個第二存儲單元共用位線觸點和互補位線觸點。

本申請實施例中，通過相鄰的兩個存儲單元共用位線觸點和互補位線觸點，減少了拼接面積，從而減少存儲器陣列在列方向上的長度。

在一種可能的實施方式中，存儲單元包括：

多個晶體管，至少包括以目標中心線對稱設置的兩個傳輸晶體管、兩個下拉晶體管和兩個上拉晶體管，目標中心線為列存儲單元沿排列方向的中心線；