[發(fā)明專利]一種面向異質(zhì)集成的CMOS接口電路

有效

• 申請?zhí)枺?/td>: 202110552826.9
• 申請日: 2021-05-20
• 公開（公告）號: CN113421600B
• 公開（公告）日: 2023-08-15
• 發(fā)明（設(shè)計）人: 金大中
• 申請（專利權(quán)）人: 南京昉芯微電子有限公司
• 主分類號: G11C11/417
• 分類號: G11C11/417
• 代理公司: 無錫派爾特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32340
• 代理人: 楊立秋

本發(fā)明提供了一種面向異質(zhì)集成的CMOS接口電路，包括：放大電路和雙模碼字轉(zhuǎn)換電路。通過放大器電路實現(xiàn)信號放大，通過雙模碼字轉(zhuǎn)換電路實現(xiàn)歸零碼轉(zhuǎn)非歸零碼并輸出。本發(fā)明公開的接口電路具有信噪比高，全自動進行歸零碼轉(zhuǎn)非歸零碼，誤碼率低，延遲低，功耗低等優(yōu)點；本發(fā)明適用于異質(zhì)集成的接口電路中。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種異質(zhì)集成的接口電路。

背景技術(shù)

半導(dǎo)體產(chǎn)業(yè)已經(jīng)逐漸進入“后摩爾時代”，通過減小晶體管尺寸維持摩爾定律已經(jīng)幾乎不再可能，量子計算逐漸成為了一種潛在的解決方案。量子計算機不僅需要有快速的信號處理能力，同時應(yīng)該有大容量數(shù)據(jù)存儲能力。然而，由于超導(dǎo)的低集成密度和低驅(qū)動能力，大容量超導(dǎo)存儲器成為了限制其發(fā)展的瓶頸。與現(xiàn)有超導(dǎo)存儲電路相比，基于成熟CMOS工藝的靜態(tài)隨機存儲電路(SRAM)在面積和驅(qū)動能力上均具有巨大的優(yōu)勢。因此，超導(dǎo)-CMOS異質(zhì)集成為單磁通量子電路(Rapidsinglefluxquantum,RSFQ)的大規(guī)模集成提供了一種較好的解決方案。超導(dǎo)電路由約瑟夫森結(jié)構(gòu)成，其輸出信號具有低擺幅、低占空比、非歸零碼的特點。而CMOSSRAM電路通常要求輸入信號為滿擺幅的歸零碼，顯然，RSFQ電路與CMOS電路之間無法直接進行信號傳輸。因此，在超導(dǎo)-CMOS存儲器之間建立一個異質(zhì)集成的接口電路，是至關(guān)重要的。

發(fā)明內(nèi)容

根據(jù)上述趨勢，本發(fā)明提供了一種CMOS接口電路，其放大電路可以讀取異質(zhì)電路的高速低擺幅的輸入信號，其雙模碼字轉(zhuǎn)換電路調(diào)整輸入時鐘信號的相位，使得采樣時的時鐘信號與放大器的輸出信號相位一致，并與放大器的輸出信號通過D觸發(fā)器采樣，實現(xiàn)數(shù)據(jù)從歸零碼轉(zhuǎn)換為非歸零碼。

為了達到上述目的，本發(fā)明的實施例提供了一種異質(zhì)集成的接口電路，該電路包括放大電路，雙模碼字轉(zhuǎn)換電路。其中，放大電路包括源跟隨器電路，中間級差分放大電路，輸出級差分放大電路；雙模碼字轉(zhuǎn)換電路具有兩種工作模式，第一種為讀取放大電路輸出信號的相位，與外界提供的時鐘CLK相位進行鑒相，并把外部輸入的時鐘信號CLK移向至與放大電路輸出信號同相，最后移向后的時鐘信號與放大電路輸出信號進行采樣輸出，第二種為讀取放大電路輸出信號的相位，與外界提供的時鐘CLK相位進行鑒相，并把放大電路輸出信號移向至與外界時鐘CLK信號同相，最后移向后的放大電路輸出信號與時鐘信號進行采樣輸出。

其中，放大電路的源跟隨器電路包括，第一PMOS管，第二PMOS管，第三PMOS管，第四PMOS管，所述第一PMOS管柵極接異質(zhì)電路的輸出信號，其源極與第三PMOS管漏極、第二NMOS管柵極連接，其漏極與第二PMOS管漏極、第二PMOS管柵極、地電位連接，第二PMOS管的源極與第四PMOS管的漏極、第三NMOS管的柵極連接，第三PMOS管、第四PMOS管的柵極與偏置電壓VBP1連接，第三PMOS管，第四PMOS的源極與電源電位連接；

其中，放大電路的中間級差分放大電路包括，第五PMOS管，第六PMOS管，第一NMOS管，第二NMOS管，第三NMOS管，所述第一NMOS管的柵極與偏置電壓VBN1連接，第二NMOS管的源極、第三NMOS管的源極、第一NMOS管的漏極相接，第二NMOS管的漏極、第五PMOS管的漏極、第五PMOS管的柵極、第六PMOS管的柵極與第七PMOS管的柵極連接，第三NMOS管的漏極與第六PMOS管的漏極、第八PMOS管的柵極連接，第五PMOS管的源極、第六PMOS管的源極與電源電位連接；