[發(fā)明專利]一種面向異質(zhì)集成的CMOS接口電路

有效

• 申請?zhí)枺?/td>: 202110552826.9
• 申請日: 2021-05-20
• 公開（公告）號: CN113421600B
• 公開（公告）日: 2023-08-15
• 發(fā)明（設計）人: 金大中
• 申請（專利權）人: 南京昉芯微電子有限公司
• 主分類號: G11C11/417
• 分類號: G11C11/417
• 代理公司: 無錫派爾特知識產(chǎn)權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

1.一種CMOS接口電路，包括：放大電路，雙模碼字轉換電路；其特征在于，異質(zhì)電路的低壓高頻輸出信號作為放大電路的輸入信號，并實現(xiàn)無誤碼低延遲信號放大；雙模碼字轉換電路把放大電路的輸出信號作為輸入信號，雙模碼字轉換電路具有兩種工作模式，第一種為讀取放大電路輸出信號的相位，與外界提供的時鐘CLK相位進行鑒相，并把外部輸入的時鐘信號CLK移向至與放大電路輸出信號同相，最后移向后的時鐘信號與放大電路輸出信號進行采樣輸出，第二種為讀取放大電路輸出信號的相位，與外界提供的時鐘CLK相位進行鑒相，并把放大電路輸出信號移向至與外界時鐘CLK信號同相，最后移向后的放大電路輸出信號與時鐘信號進行采樣輸出。

2.根據(jù)權利要求1所述的一種CMOS接口電路，其特征在于，所述放大電路包括，第一PMOS管，第二PMOS管，第三PMOS管，第四PMOS管，第五PMOS管，第六PMOS管，第七PMOS管，第八PMOS管，第九PMOS管，第十PMOS管，第一NMOS管，第二NMOS管，第三NMOS管，第四NMOS管，第五NMOS管，第六NMOS管；所述第一PMOS管柵極接異質(zhì)電路的輸出信號，其源極與第三PMOS管漏極、第二NMOS管柵極連接，其漏極與第二PMOS管漏極、第二PMOS管柵極、地電位連接，第二PMOS管的源極與第四PMOS管的漏極、第三NMOS管的柵極連接，第三PMOS管、第四PMOS管的柵極與偏置電壓VBP1連接，第三PMOS管的源極、第四PMOS的源極與電源電位連接；所述第一NMOS管的柵極與偏置電壓VBN1連接，第二NMOS管的源極、第三NMOS管的源極、第一NMOS管的漏極相接，第二NMOS管的漏極、第五PMOS管的漏極、第五PMOS管的柵極、第六PMOS管的柵極與第七PMOS管的柵極連接，第三NMOS管的漏極與第六PMOS管的漏極、第八PMOS管的柵極連接，第五PMOS管的源極、第六PMOS管的源極與電源電位連接；其中，所述第七PMOS管的漏極與第四NMOS管的柵極、第四NMOS管的漏極、第五NMOS管的柵極連接，第七PMOS管的柵極與第二NMOS管的漏極、第五PMOS管的漏極、第五PMOS管的柵極、第六PMOS管的柵極連接，第七PMOS管的源極、第八PMOS管的源極與第九PMOS管的漏極連接，第八PMOS管的柵極與第三NMOS管的漏極、第六PMOS管的漏極相接，第八PMOS管的漏極與第十PMOS管的柵極、第五NMOS管的漏極、第六NMOS管柵極相接，第四NMOS管的源極、第五NMOS管的源極與地電位連接，第十PMOS管的漏極與第六NMOS管的漏極并作為放大電路的輸出端，第十PMOS管的源極與電源電位連接，第六NMOS管的源極與地電位連接。