[發(fā)明專利]一種內(nèi)存測試方法、裝置及內(nèi)存控制器

有效

• 申請?zhí)枺?/td>: 202110548898.6
• 申請日: 2021-05-20
• 公開（公告）號: CN112988491B
• 公開（公告）日: 2021-08-06
• 發(fā)明（設(shè)計）人: 文超;孫向東
• 申請（專利權(quán)）人: 新華三半導(dǎo)體技術(shù)有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 北京柏杉松知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11413
• 代理人: 項京;高鶯然

本申請實施例提供了一種內(nèi)存測試方法、裝置及內(nèi)存控制器。方案如下：接收來自BIST模塊的第一測試數(shù)據(jù)、以及需要測試的內(nèi)存的存儲空間標(biāo)識；將第一測試數(shù)據(jù)寫入存儲空間標(biāo)識對應(yīng)的第一存儲空間；從第一存儲空間中讀取第一實際數(shù)據(jù)，并將讀取到的第一實際數(shù)據(jù)發(fā)送至BIST模塊，以使BIST模塊比較第一測試數(shù)據(jù)和讀取到的第一實際數(shù)據(jù)，得到第一存儲空間的測試結(jié)果。應(yīng)用本申請實施例提供的技術(shù)方案，在降低了內(nèi)存測試成本的同時，提高了內(nèi)存測試的效率，以及提高了內(nèi)存測試的普及性。

技術(shù)領(lǐng)域

本申請涉及自動化測試領(lǐng)域，特別是涉及一種內(nèi)存測試方法、裝置及內(nèi)存控制器。

背景技術(shù)

內(nèi)存是計算機系統(tǒng)中非常重要的硬件部件，常被用于存放指令和數(shù)據(jù)。在現(xiàn)代計算機系統(tǒng)中幾乎所有的應(yīng)用程序都是運行在內(nèi)存中的。鑒于內(nèi)存在整個計算機系統(tǒng)中的重要性，需要對內(nèi)存進行測試，從而確保內(nèi)存的存取訪問和數(shù)據(jù)存儲等功能的正常使用。

目前，內(nèi)存測試的方式可以分別兩種：一種，利用軟件進行內(nèi)存測試；另一種，利用自動化測試設(shè)備（Automatic Test Equipment，ATE）進行內(nèi)存測試。

對于上述利用軟件進行內(nèi)存測試的方式，由于軟件運行在中央處理器（CentralProcessing Unit，CPU）上，CPU與內(nèi)存間的訪問路徑較長，并且每一次訪問的數(shù)據(jù)量也相對較少，這使得內(nèi)存測試所需的時長較長，內(nèi)存測試的準(zhǔn)確性也無法得到保證。

對于上述利用ATE的內(nèi)存測試的方式，由于ATE是ATE供應(yīng)商根據(jù)用戶的測試需求定制開發(fā)的，其成本較高，因此，利用ATE進行內(nèi)存測試的方式不適用于單個用戶的計算機設(shè)備的內(nèi)存測試。

發(fā)明內(nèi)容

本申請實施例的目的在于提供一種內(nèi)存測試方法、裝置及內(nèi)存控制器，以在降低內(nèi)存測試成本的同時，提高內(nèi)存測試的效率，以及提高內(nèi)存測試的普及性。具體技術(shù)方案如下：

第一方面，本申請實施例提供了一種內(nèi)存測試方法，應(yīng)用于內(nèi)存控制器，所述內(nèi)存控制器上設(shè)置了BIST（Built-in Self Test，內(nèi)建自測試）模塊，或所述內(nèi)存控制器的上一級硬件模塊上設(shè)置了BIST模塊，所述方法包括：

接收來自所述BIST模塊的第一測試數(shù)據(jù)、以及需要測試的內(nèi)存的存儲空間標(biāo)識；

將所述第一測試數(shù)據(jù)寫入所述存儲空間標(biāo)識對應(yīng)的第一存儲空間；

從所述第一存儲空間中讀取第一實際數(shù)據(jù)，并將讀取到的第一實際數(shù)據(jù)發(fā)送至所述BIST模塊，以使所述BIST模塊比較所述第一測試數(shù)據(jù)和讀取到的第一實際數(shù)據(jù)，得到所述第一存儲空間的測試結(jié)果。

可選的，所述第一測試數(shù)據(jù)的數(shù)量為兩個，兩個第一測試數(shù)據(jù)中相同位置處的比特值相反；

所述第一測試數(shù)據(jù)和所述存儲空間標(biāo)識為中央處理單元（Central ProcessingUnit，CPU）寫入BIST模塊的。

可選的，所述內(nèi)存包括N條數(shù)據(jù)總線；所述方法還包括：

接收CPU下發(fā)的至少兩個第二測試數(shù)據(jù)，所述至少兩個第二測試數(shù)據(jù)中同一數(shù)據(jù)總線傳輸?shù)谋忍刂涤袃煞N；

通過所述N條數(shù)據(jù)總線，向所述內(nèi)存中預(yù)先設(shè)定的第二存儲空間寫入每個第二測試數(shù)據(jù)；

通過所述N條數(shù)據(jù)總線，從所述第二存儲空間中讀取每個第二測試數(shù)據(jù)對應(yīng)的第二實際數(shù)據(jù)，并將讀取到的第二實際數(shù)據(jù)發(fā)送至所述CPU，以使所述CPU比較每個第二測試數(shù)據(jù)和對應(yīng)的第二實際數(shù)據(jù)，得到數(shù)據(jù)總線的測試結(jié)果。

可選的，所述至少兩個第二測試數(shù)據(jù)包括1個所有比特值均為第一比特值的第二測試數(shù)據(jù)，和N個具有一個第二比特值的第二測試數(shù)據(jù)，所述第二比特值在N個第二測試數(shù)據(jù)中的位置不同。

可選的，所述內(nèi)存包括內(nèi)存庫和地址總線，所述內(nèi)存庫包括M行存儲單元；所述方法還包括：