[發明專利]一種內存測試方法、裝置及內存控制器

有效

• 申請號: 202110548898.6
• 申請日: 2021-05-20
• 公開（公告）號: CN112988491B
• 公開（公告）日: 2021-08-06
• 發明（設計）人: 文超;孫向東
• 申請（專利權）人: 新華三半導體技術有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 北京柏杉松知識產權代理事務所(普通合伙) 11413
• 代理人: 項京;高鶯然

1.一種內存測試方法，其特征在于，應用于內存控制器，所述內存控制器上設置了內建自測試BIST模塊，或所述內存控制器的上一級硬件模塊上設置了BIST模塊，所述方法包括：

接收來自所述BIST模塊的第一測試數據、以及需要測試的內存的存儲空間標識；

將所述第一測試數據寫入所述存儲空間標識對應的第一存儲空間；

從所述第一存儲空間中讀取第一實際數據，并將讀取到的第一實際數據發送至所述BIST模塊，以使所述BIST模塊比較所述第一測試數據和讀取到的第一實際數據，得到所述第一存儲空間的測試結果；

其中，所述內存包括內存庫和地址總線，所述內存庫包括M行存儲單元；

接收中央處理單元CPU下發的第五測試數據和第六測試數據，所述第五測試數據和第六測試數據的長度與所述內存庫中每行存儲單元的長度相同，所述第五測試數據和第六測試數據中相同位置處的比特值相反；

通過所述地址總線，向所述內存庫第2至M行存儲單元寫入所述第五測試數據；

通過所述地址總線，向所述內存庫第1行存儲單元寫入所述第六測試數據；

通過所述地址總線，從所述第2至M行存儲單元中讀取第四實際數據，并將讀取到的每個第四實際數據發送至所述CPU，以使所述CPU比較所述第五測試數據和讀取得到的每個第四實際數據，得到地址總線的第二測試結果，所述第四實際數據為所述第五測試數據或所述第六測試數據。

2.根據權利要求1所述的方法，其特征在于，所述第一測試數據的數量為兩個，兩個第一測試數據中相同位置處的比特值相反；

所述第一測試數據和所述存儲空間標識為中央處理單元CPU寫入BIST模塊的。

3.根據權利要求1所述的方法，其特征在于，所述內存包括N條數據總線；所述方法還包括：

接收中央處理單元CPU下發的至少兩個第二測試數據，所述至少兩個第二測試數據中同一數據總線傳輸的比特值有兩種；

通過所述N條數據總線，向所述內存中預先設定的第二存儲空間寫入每個第二測試數據；

通過所述N條數據總線，從所述第二存儲空間中讀取每個第二測試數據對應的第二實際數據，并將讀取到的第二實際數據發送至所述CPU，以使所述CPU比較每個第二測試數據和對應的第二實際數據，得到數據總線的測試結果。

4.根據權利要求3所述的方法，其特征在于，所述至少兩個第二測試數據包括1個所有比特值均為第一比特值的第二測試數據，和N個具有一個第二比特值的第二測試數據，所述第二比特值在N個第二測試數據中的位置不同。

5.根據權利要求1所述的方法，其特征在于，所述內存包括內存庫和地址總線，所述內存庫包括M行存儲單元；所述方法還包括：

接收中央處理單元CPU下發的第三測試數據和第四測試數據，所述第三測試數據和第四測試數據的長度與所述內存庫中每行存儲單元的長度相同，所述第三測試數據和第四測試數據中相同位置處的比特值相反；

通過所述地址總線，向所述內存庫的第1行存儲單元寫入所述第三測試數據；

通過所述地址總線，向所述內存庫的第m行存儲單元寫入所述第四測試數據，所述m大于1且小于等于M；

通過所述地址總線，從所述第1行存儲單元中讀取第三實際數據，并將讀取到的第三實際數據發送至所述CPU，以使所述CPU比較所述第三測試數據和讀取得到的第三實際數據，得到地址總線的第一測試結果，所述第三實際數據為所述第三測試數據或所述第四測試數據。