[發明專利]半導體器件及其形成方法

在審

• 申請號: 202110546280.6
• 申請日: 2021-05-19
• 公開（公告）號: CN113314535A
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 吳家偉;鄭存閔
• 申請（專利權）人: 福建省晉華集成電路有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108
• 代理公司: 深圳市嘉勤知識產權代理有限公司 44651
• 代理人: 董琳

本申請公開一種半導體器件的形成方法，包括：提供襯底，所述襯底內形成有埋柵溝槽；在所述埋柵溝槽內壁表面形成柵介電層；在所述柵介電層表面形成至少填充所述埋柵溝槽部分高度的第一埋柵極；對所述第一埋柵極表面進行還原處理。上述半導體器件的形成方法能夠提高形成的半導體器件的性能。

技術領域

本申請涉及半導體技術領域，具體涉及一種半導體器件及其形成方法。

背景技術

動態隨機存取存儲器(dynamic random access memory；DRAM)廣泛應用于集成電路中，以進行二進制數據的存取。DRAM包概括多個陣列分布的存儲單元，每一個存儲單元通常由晶體管和電容所構成，晶體管的柵極與字線(word line，WL)相連、源極與電容相連、漏極與位線(bit line，BL)相連，通過字線上的電壓信號控制晶體管的打開或關閉，進而通過位線讀取存儲在電容器中的數據信息，或者通過位線將數據信息寫入電容器中進行存儲。

隨著集成電路的集成度的提高，存儲單元的尺寸也逐漸縮小，為了提高晶體管的溝道寬度，采用埋柵結構，以提高溝道長度，通過在襯底內形成埋柵溝槽，并在埋柵溝槽內填充柵極層，以形成埋柵極。

現有技術的埋柵極通常采用金屬導電材料，性能還有待進一步提高。

發明內容

鑒于此，本申請提供一種半導體器件及其形成方法，以進一步提高現有的半導體器件的性能。

本申請提供的一種半導體器件的形成方法，包括：提供襯底，所述襯底內形成有埋柵溝槽；在所述埋柵溝槽內壁表面形成柵介電層；在所述柵介電層表面形成至少填充所述埋柵溝槽部分高度的第一埋柵極；對所述第一埋柵極表面進行還原處理。

可選的，所述還原處理包括：在還原反應條件下，利用還原氣體與所述第一埋柵極表面進行還原反應。

可選的，所述第一埋柵極表面形成有自然氧化層，所述還原處理包括：通過還原性氣體與所述自然氧化層進行還原反應，將所述氧化層處理還原為第一埋柵極的材料。

可選的，所述第一埋柵極的形成方法包括：在所述埋柵溝槽內沉積第一埋柵極材料層；對所述第一埋柵極材料進行回刻蝕，使得所述第一埋柵極材料的表面低于所述埋柵溝槽頂部，形成位于所述埋柵溝槽內的第一埋柵極。

可選的，所述第一埋柵極材料包括W、Al、Ti、Ta、TiN、WN、TaCN、TaN中的至少一種。

可選的，所述熱處理采用的還原性氣體包括：H₂，還原反應條件至少包括：溫度為350℃～700℃，時間為30min～120min。

可選的，還包括：在所述還原處理之后，在所述埋柵溝槽內形成位于所述第一埋柵極上的第二埋柵極。

可選的，所述第二埋柵極包括：偶極子誘導層和位于所述偶極子誘導層表面的電極層。

可選的，還包括：在形成所述第二埋柵極之前，還包括形成覆蓋所述第一埋柵極表面的擴散阻擋層。

可選的，所述第二埋柵極頂部低于所述埋柵溝槽頂部，還包括：在所述第二埋柵極頂部形成覆蓋所述第二埋柵極的蓋帽層。

本申請上述半導體器件的形成方法，通過對第一埋柵極表面進行還原處理，能夠去除所述第一埋柵極表面可能形成的自然氧化層，降低第一埋柵極表面的電阻，從而提高所述第一埋柵極的導電性能。

進一步的，在第一埋柵極表面形成第二埋柵極，由于第一埋柵極表面經過還原處理，可以降低第一埋柵極和第二埋柵極之間的連接電阻，提高第一埋柵極和第二埋柵極之間的電連接性能，進而提高所述半導體器件的可靠性。

附圖說明