[發明專利]一種基于智能分析的芯片設計方法

有效

• 申請號: 202110545652.3
• 申請日: 2021-05-19
• 公開（公告）號: CN113408223B
• 公開（公告）日: 2022-08-30
• 發明（設計）人: 杜學軍;惠鋒;劉佩;單悅爾;季振凱
• 申請（專利權）人: 無錫中微億芯有限公司
• 主分類號: G06F30/327
• 分類號: G06F30/327
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 過顧佳;聶啟新

1.一種基于智能分析的芯片設計方法，其特征在于，所述方法包括：

獲取RTL級描述文件，對所述RTL級描述文件中的描述語句進行解析并識別得到若干個器件組，每個所述器件組是通過至少兩個具有預定關聯的描述語句和/或至少一個符合預定語句特征的描述語句表示的電路結構，將所有器件組加入包含若干個原型器件的映射庫中；

基于所述映射庫對所述RTL級描述文件進行邏輯綜合處理得到邏輯網表，所述邏輯網表包括若干個綁定單元和若干個獨立邏輯單元，所述綁定單元基于所述映射庫中的一個器件組映射得到且內部綁定所述映射庫中的若干個原型器件，每個獨立邏輯單元分別基于所述映射庫中的一個原型器件映射得到；

以所述邏輯網表中的綁定單元和獨立邏輯單元作為最小處理單元在待設計芯片上進行裝箱、布局和布線，并完成對所述待設計芯片的芯片設計；

其中，所述對所述RTL級描述文件中的描述語句進行解析并識別得到若干個器件組，包括：針對所述RTL級描述文件中的每個過程塊分別建立一個候選器件組并將具有預定關聯的各個候選器件組進行合并；將表達式語句劃分到具有預定關聯的候選器件組中；對于未劃分到任何候選器件組中的表達式語句，針對至少兩個具有預定關聯的表達式語句建立一個候選器件組；直接將建立得到的所有候選器件組作為識別得到的器件組，或者，對每個候選器件組中由預定語法結構的語句組形成的塊語句單獨拆分形成一個候選器件組后將建立得到的所有候選器件組作為識別得到的器件組。

2.根據權利要求1所述的方法，其特征在于，

當兩個描述語句中的信號邏輯相關時，和/或，兩個描述語句屬于所述RTL級描述文件中同一個預定塊語句內的語句時，確定所述兩個描述語句具有預定關聯。

3.根據權利要求2所述的方法，其特征在于，

當兩個描述語句存在至少一個相同的輸入信號，和/或，其中一個描述語句的輸出信號是另一個描述語句的輸入信號時，確定所述兩個描述語句中的信號邏輯相關。

4.根據權利要求2所述的方法，其特征在于，

當兩個描述語句包括在同一個預定過程語句形成的過程塊內時；

和/或，當兩個描述語句包括在構成預定語法結構的語句組之間時；

和/或，當兩個描述語句包括在同一個循環語句形成的循環結構內時；

確定所述兩個描述語句屬于同一個預定塊語句內的語句。

5.根據權利要求1所述的方法，其特征在于，

當描述語句中存在至少一個運算符且所述描述語句的輸入信號的位寬大于一位時，確定所述描述語句符合預定語句特征。

6.根據權利要求1所述的方法，其特征在于，

利用并行運算資源對所述RTL級描述文件中的器件組分別進行邏輯綜合處理。

7.根據權利要求1-6任一所述的方法，其特征在于，

一個所述器件組中包括以通用電路模型和/或局部網表形式存在的電路結構，以通用電路模型形式存在的電路結構表示具有預設架構的宏單元，以局部網表形式存在的電路結構表示除所有具有預設架構的宏單元之外的電路結構。

8.根據權利要求7所述的方法，其特征在于，

一個所述器件組中還包括其他識別得到的器件組。

9.根據權利要求7所述的方法，其特征在于，

具有預設架構的宏單元包括N比特算數運算單元、N比特多路選擇器、N比特比較器、存儲單元、數字信號處理單元、控制電路單元以及微處理器單元中的至少一種。

10.根據權利要求7所述的方法，其特征在于，在基于所述映射庫對所述RTL級描述文件中的一個器件組進行邏輯綜合處理時：

對所述器件組中以局部網表形式存在的電路結構進行邏輯優化后，綁定映射到所述映射庫中的原型器件；

和/或，對所述器件組中以通用電路模型存在的電路結構直接綁定映射到所述映射庫中的原型器件。