[發明專利]半導體結構及其制造方法

在審

• 申請號: 202110545063.5
• 申請日: 2021-05-19
• 公開（公告）號: CN113380752A
• 公開（公告）日: 2021-09-10
• 發明（設計）人: 呂文隆
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48
• 代理公司: 北京植德律師事務所 11780
• 代理人: 唐華東

本公開涉及半導體結構及其制造方法。通過將預先形成的用于定義導通孔開孔(via opening)的模具(例如細柱fine/thin post)和第一重布線層(Fan?Out)結合至基板上的粘合層上，并通過移除用于定義導通孔開孔的模具，以于第一重布線層定義出第一導通孔開孔，再通過等離子刻蝕移除部分粘合層露出基板的襯墊，以定義出第二導通孔開孔，最后于第一導通孔開孔和第二導通孔開孔中填充導電材料以形成電性連接第一重布線層和基板的導通孔(via)，提高了半導體結構的穩定性，有利于提高產品良率。

技術領域

本公開涉及半導體技術領域，具體涉及半導體結構及其制造方法。

背景技術

半導體晶圓制程能力年年提升，半導體基板的制程能力亦要跟上腳步才能符合芯片與基板的對接。FOCoS(Fan Out Chip on Substrate)是現在結合Fan-Out與Substrate的主要方法，FOSub(Fan-Out Substrate)是另外一個結合Fan-Out與Substrate的另一種方法，通過粘合層(Adhesion film)去結合Fan-out(RDL layer)與Substrate，再通過導通孔(via)去聯通Fan-Out與Substrate之間的電性通道。

現今FOSub制程中，在Fan out結構通過adhesive film固定于Substrate后，再開孔以形成via，但又受限于現今激光(laser)制程能力的極限(最小孔徑和最大孔深)，無法制備出小孔徑以及一次性滿足孔深。若選擇等離子(plasma)蝕刻，會出現側蝕現象，造成孔壁異常的情形。而導通孔制作的質量，會影響重布線層與基板之間的電連接性能，影響半導體結構的穩定性。

發明內容

本公開提供了半導體結構及其制造方法。

第一方面，本公開提供了一種半導體結構，該半導體結構包括：基板，具有襯墊；粘合層，設于基板上；第一重布線層，設于粘合層上；至少一個導通孔，導通孔包括自下而上設置的第二導通孔和第一導通孔，第一導通孔延伸于第一重布線層至粘合層中，第二導通孔延伸于粘合層至基板的襯墊。

在一些可選的實施方式中，各第一導通孔的下端面位于同一水平位置。

在一些可選的實施方式中，各第二導通孔的高度不同。

在一些可選的實施方式中，第一導通孔包括第一種子層、第二種子層以及導電柱。

在一些可選的實施方式中，第二導通孔包括第二種子層和導電柱。

在一些可選的實施方式中，第一導通孔的下開孔的孔徑大于第二導通孔的孔徑。

在一些可選的實施方式中，第二導通孔在朝向基板的方向上先逐漸膨脹再逐漸收縮。

在一些可選的實施方式中，該半導體結構還包括：第二粘合層，設于第一重布線層上；第二重布線層，設于第二粘合層上；第三導通孔，電連接第一重布線層和第二重布線層。

在一些可選的實施方式中，該半導體結構還包括：電子元件，電性連接第一重布線層和/或第二重布線層；底部填充材，以填充電子元件與第二重布線層之間的縫隙。

第二方面，本公開提供了一種半導體結構的制造方法，該方法包括：提供載體，載體包括導通孔開孔模具、脫模層、第一種子層以及第一重布線層；通過粘合層將載體結合至基板上，基板具有襯墊；移除導通孔開孔模具和脫模層，以定義出延伸于第一重布線層至粘合層中的第一導通孔開孔；移除部分粘合層以露出襯墊，以定義出延伸于粘合層至基板的第二導通孔開孔；在第一導通孔開孔和第二導通孔開孔中依次形成第二種子層和導電柱，形成電性連接第一重布線層和基板的導通孔。