[發明專利]集成電路裝置

在審

• 申請號: 202110534075.8
• 申請日: 2021-05-17
• 公開（公告）號: CN114078948A
• 公開（公告）日: 2022-02-22
• 發明（設計）人: 崔珉姬;趙槿匯;姜明吉;金錫勳;金洞院;樸判貴;申東石
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L27/02
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 劉林果;尹淑梅

提供了一種集成電路裝置。所述集成電路裝置包括：鰭型有源區，在基底上沿著第一水平方向；器件隔離層，位于鰭型有源區的相對的側壁上；柵極結構，沿著與第一水平方向交叉的第二水平方向，柵極結構位于鰭型有源區上并位于器件隔離層上；以及源極/漏極區，位于鰭型有源區上，源極/漏極區與柵極結構相鄰并包括順序地堆疊在鰭型有源區上的外阻擋層、內阻擋層和主體層，并且外阻擋層和主體層中的每個包括Si_1?xGe_x層，其中，x≠0，并且內阻擋層包括Si層。

于2020年8月12日在韓國知識產權局提交且名稱為“集成電路裝置”的第10-2020-0101392號韓國專利申請通過引用全部包含于此。

技術領域

實施例涉及一種集成電路裝置，更具體地，涉及包括場效應晶體管的集成電路裝置。

背景技術

隨著集成電路裝置的尺寸減小，必須增大基底上的場效應晶體管的集成度。因此，已經開發了包括堆疊在同一布局區域上的多個水平納米片的水平納米片場效應晶體管(hNSFET)。

發明內容

根據實施例的一方面，提供了一種集成電路裝置，所述集成電路裝置包括：鰭型有源區，在基底上沿著第一水平方向；器件隔離層，在基底上覆蓋鰭型有源區的相對的側壁上；柵極結構，在鰭型有源區和器件隔離層上沿著與第一水平方向交叉的第二水平方向；以及源極/漏極區，在與柵極結構相鄰的位置處布置在鰭型有源區上，其中，源極/漏極區包括沿遠離鰭型有源區的方向順序地堆疊的外阻擋層、內阻擋層和主體層，其中，外阻擋層和主體層中的每個包括Si_1-xGe_x層(其中，x≠0)，并且內阻擋層包括Si層。

根據實施例的另一方面，提供了一種集成電路裝置，所述集成電路裝置包括：鰭型有源區，在基底上沿著第一水平方向；納米片堆疊件，包括多個納米片，所述多個納米片在與鰭型有源區的鰭頂部隔開的位置處面對鰭型有源區的鰭頂部并具有距鰭頂部不同的豎直距離；以及源極/漏極區，沿第一水平方向面對所述多個納米片，其中，源極/漏極區包括沿第一水平方向遠離納米片堆疊件順序地堆疊的外阻擋層、內阻擋層和主體層，其中，外阻擋層和主體層中的每個包括Si_1-xGe_x層(其中，x≠0)，并且內阻擋層包括Si層。

根據實施例的另一方面，提供了一種集成電路裝置，所述集成電路裝置包括：第一鰭型有源區，在基底的第一區域上沿著第一水平方向；一對第一納米片堆疊件，布置在第一鰭型有源區上；以及第一源極/漏極區，在第一鰭型有源區上填充所述一對第一納米片堆疊件之間的第一凹部，其中，第一源極/漏極區包括：第一外阻擋層，包括與第一鰭型有源區和第一納米片堆疊件接觸并摻雜有第一摻雜劑的第一Si_1-xGe_x層(其中，0x0.15)；第一內阻擋層，在第一凹部中布置在第一外阻擋層上，在所述一對第一納米片堆疊件中的每個的側壁的至少一部分上第一內阻擋層具有比第一外阻擋層的寬度大的寬度的部分，并且第一內阻擋層包括Si層；以及第一主體層，包括第二Si_1-xGe_x層(其中，0.15≤x0.7)，第二Si_1-xGe_x層在第一內阻擋層上填充第一凹部并摻雜有第一摻雜劑。

附圖說明

通過參照附圖詳細地描述示例性實施例，特征對本領域技術人員而言將變得清楚，在附圖中：

圖1是根據實施例的集成電路裝置的平面布局；

圖2A是沿著圖1的線X-X'的剖視圖；

圖2B是圖2A中的區域“EX1”的放大剖視圖；

圖2C是沿著圖2A中的第一水平LV1-LV1的放大平面圖；

圖2D是圖2A中的第二水平LV2-LV2的放大平面圖；