[發明專利]一種模數轉換器及其數字校準方法有效
| 申請號: | 202110531760.5 | 申請日: | 2021-05-17 |
| 公開(公告)號: | CN113452369B | 公開(公告)日: | 2022-09-20 |
| 發明(設計)人: | 幸新鵬;尚雪倩;馮海剛;王志華;李冬梅 | 申請(專利權)人: | 清華大學深圳國際研究生院 |
| 主分類號: | H03M1/10 | 分類號: | H03M1/10 |
| 代理公司: | 深圳新創友知識產權代理有限公司 44223 | 代理人: | 方艷平 |
| 地址: | 518055 廣東省深圳市*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 轉換器 及其 數字 校準 方法 | ||
本發明公開了一種模數轉換器及其數字校準方法,其中模數轉換器包括環路濾波器、量化器、反饋DAC組件、雙路選擇開關、基準DAC單元和數字處理模塊,反饋DAC組件包括多個并行連接的反饋DAC單元,從輸入端到輸出端之間環路濾波器、量化器和數字處理模塊依次相互連接,反饋DAC組件的第一端和基準DAC單元的第一端分別以相反的極性接入環路濾波器,反饋DAC組件的第二端連接雙路選擇開關的第一端,雙路選擇開關的第二端可選擇的兩路中的第一路連接在量化器和數字處理模塊之間,第二路連接第一數字序列信號;基準DAC單元的第二端連接第二數字序列信號。本發明能夠有效、經濟地消除模數轉換器中的反饋DAC組件的動態誤差和靜態誤差。
技術領域
本發明涉及混合信號電路領域,尤其涉及一種模數轉換器及其數字校準方法。
背景技術
在通信系統中,由于處理的數據量變得越來越大,射頻收發機的重點逐漸放在寬帶數據的處理上,因此對作為模擬信號和數字信號接口的模數轉換器(Analog DigitalConverter,ADC)提出了更高的要求。模數轉換器是通信接收機中基帶部分的核心電路,其性能(輸入信號帶寬、動態范圍和功耗等)在很大程度上會決定整個系統的性能,所以其發展也越來越重要。
相比于其他類型的模數轉換器,連續時間Delta-Sigma ADC以其中精度、純阻性輸入負載、可重構性以及自帶抗混疊濾波器等特性被廣泛應用于無線通信系統中,其基本框圖如圖1所示,由連續時間環路濾波器1.1、量化器1.2和反饋數模轉換器(DAC)1.3、加法器1.4組成。Delta-Sigma ADC利用過采樣和噪聲整形技術降低信號帶寬內量化器引入的量化噪聲,從而可以用低比特的量化器1.2實現ADC中高精度。從圖1可以看到,反饋DAC1.3(反饋型Delta-Sigma ADC中的最前端DAC)前端沒有任何模擬濾波器,它的任何誤差都會直接影響整個Delta-Sigma ADC的精度,因此將反饋DAC誤差降低至一定的程度是設計Delta-Sigma ADC的關鍵之一。
傳統的各種動態原件匹配技術(DEM)能夠有效地消除Delta-Sigma ADC中反饋DAC的靜態誤差,但是不能消除其動態誤差,而且會引入額外的環路延時,破壞Delta-SigmaADC的穩定性,見文獻Y.Geerts,M.S.J.Steyaert,W.Sansen,A high-performancemultibit CMOS ADC.IEEE J.Solid-State Circuits 35(12),1829–1840(2000).Dec。文獻T.He,M.Ashburn,S.Ho,Y.Zhang and G.Temes,A 50MHZ-BW continuous-timeΔΣADCwith dynamic error correction achieving 79.8dB SNDR and 95.2dB SFDR,2018IEEEInternational Solid-State Circuits Conference-(ISSCC),San Francisco,CA,2018,pp.230-232中的校準只是針對反饋DAC的動態誤差(inter-symbol interference,ISI),并不能消除DAC的靜態誤差,故其中的DAC還需要較大的面積以保證其靜態誤差較小;因此其中的校準依賴于模擬方式,對各種非理想因素較為敏感。文獻J.G.Kauffman,P.Witte,J.Becker and M.Ortmanns,An 8.5mW Continuous-Time$\Delta\Sigma$Modulator With25MHz Bandwidth Using Digital Background DAC Linearization to Achieve 63.5dBSNDR and 81dB SFDR,in IEEE Journal of Solid-State Circuits,vol.46,no.12,pp.2869-2881,Dec.2011和文獻M.De Bock,X.Xing,L.Weyten,G.Gielen,P.Rombouts,Calibration of DAC mismatch errors InΣΔADCs based on a sine-wavemeasurement.IEEE Trans.Circuits Syst.II Express Briefs 60(9),567–571(2013)中的數字校準只是針對反饋DAC的靜態誤差,并不能消除其動態誤差,但是在高速Delta-Sigma ADC中,反饋DAC的動態誤差越來越成為性能的瓶頸。而且文獻M.De Bock,X.Xing,L.Weyten,G.Gielen,P.Rombouts,Calibration of DAC mismatch errors InΣΔADCsbased on a sine-wave measurement.IEEE Trans.Circuits Syst.II Express Briefs60(9),567–571(2013)中的數字校準需要一個非常精確的正弦波模擬信號作為ADC的校準輸入信號。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于清華大學深圳國際研究生院,未經清華大學深圳國際研究生院許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110531760.5/2.html,轉載請聲明來源鉆瓜專利網。





