[發明專利]一種模數轉換器及其數字校準方法

有效

• 申請號: 202110531760.5
• 申請日: 2021-05-17
• 公開（公告）號: CN113452369B
• 公開（公告）日: 2022-09-20
• 發明（設計）人: 幸新鵬;尚雪倩;馮海剛;王志華;李冬梅
• 申請（專利權）人: 清華大學深圳國際研究生院
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 方艷平

1.一種模數轉換器的數字校準方法，其特征在于，包括誤差提取步驟和誤差消除步驟，其中：

所述模數轉換器包括環路濾波器、量化器、反饋DAC組件、雙路選擇開關、基準DAC單元和數字處理模塊，所述反饋DAC組件包括多個并行連接的反饋DAC單元，從輸入端到輸出端之間所述環路濾波器、所述量化器和所述數字處理模塊依次相互連接，所述反饋DAC組件的第一端和所述基準DAC單元的第一端分別以相反的極性接入所述環路濾波器，所述反饋DAC組件的第二端連接所述雙路選擇開關的第一端，所述雙路選擇開關的第二端可選擇的兩路中的第一路連接在所述量化器和所述數字處理模塊之間，第二路連接第一數字序列信號；所述基準DAC單元的第二端連接第二數字序列信號；

所述誤差提取步驟包括：

A1：將所述模數轉換器中的所述雙路選擇開關的第二端連通可選擇的兩路中的第二路，以使得所述反饋DAC組件中的第i個反饋DAC單元的數字輸入為所述第一數字序列信號，其他反饋DAC單元的數字輸入設為零；

A2：將輸入端的輸入信號設為零，并使得所述基準DAC單元的數字輸入為所述第二數字序列信號；

A3：根據所述量化器的輸出，計算每個時鐘周期第i個反饋DAC單元相對于所述基準DAC單元的靜態誤差和動態誤差；

A4：重復步驟A1至A3，分別得到所述反饋DAC組件中的所有反饋DAC單元相對于所述基準DAC單元的靜態誤差和動態誤差；

所述誤差消除步驟包括：

B1：將所述模數轉換器中的所述雙路選擇開關的第二端連通可選擇的兩路中的第一路，以使得所述反饋DAC組件、所述環路濾波器和所述量化器形成閉環；

B2：將輸入端的輸入信號設為正常輸入信號，并使得所述基準DAC單元的數字輸入設為零；

B3：根據當前時鐘周期內所有所述反饋DAC單元的輸入計算當前時鐘周期的所有所述反饋DAC單元引入的誤差總和；

B4：在所述數字處理模塊中，根據轉換的數字輸出和步驟B3中得到的當前時鐘周期的所有所述反饋DAC單元引入的誤差總和，得到校準后的數字輸出。

2.根據權利要求1所述的數字校準方法，其特征在于，所述誤差提取步驟還包括將所述環路濾波器設置為一階積分器的形式。

3.根據權利要求1所述的數字校準方法，其特征在于，步驟A1中的所述第一數字序列信號具體為：在第一個2N時鐘周期和第二個2N時鐘周期內，所述第一數字序列信號都由N個“10”組合組成，N為正整數。

4.根據權利要求3所述的數字校準方法，其特征在于，步驟A2中的所述第二數字序列信號具體為：在第一個2N時鐘周期內，所述第二數字序列信號由N個連續的1和N個連續的0組成；在第二個2N時鐘周期內，所述第二數字序列信號由2個相同的序列組成，每個序列為N/2個連續的1和N/2個連續的0。

5.根據權利要求4所述的數字校準方法，其特征在于，步驟A3中計算得到的每個時鐘周期第i個反饋DAC單元相對于所述基準DAC單元的靜態誤差E_Si和動態誤差E_Di分別為：

E_Di＝E_T1-E_T2

其中，E_T1為第2N時鐘周期時所述量化器的輸出，E_T2為第4N時鐘周期時所述量化器的輸出。

6.根據權利要求3至5任一項所述的數字校準方法，其特征在于，N為偶數。