[發明專利]一種CMOS超寬帶低噪聲放大器

在審

• 申請號: 202110526514.0
• 申請日: 2021-05-14
• 公開（公告）號: CN113131876A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 岳宏衛;楊華光
• 申請（專利權）人: 桂林電子科技大學
• 主分類號: H03F1/26
• 分類號: H03F1/26
• 代理公司: 桂林市持衡專利商標事務所有限公司 45107
• 代理人: 陳躍琳

本發明公開了一種CMOS超寬帶低噪聲放大器，包括輸入級互補共源電路、中間級共源負反饋電路和輸出級共源buffer電路。本發明創新性地在互補共源級基礎上引入電阻反饋，電感峰化技術、源極退化電感技術和偽電阻結構，同時結合共源負反饋電路，共源buffer電路和電流復用技術，使得整體電路具有寬帶寬的同時、達到良好的增益、噪聲系數和功耗等指標。本發明能夠工作在0.15～11GHz頻帶內，覆蓋了5G中低頻段范圍(450MHz～6GHz)以及IMT業務在6GHz候選頻段(5925～7125MHz)范圍，同時也兼容UWB標準頻段(3.1～10.6GHz)。

技術領域

本發明涉及集成電路設計技術領域，具體涉及一種CMOS超寬帶低噪聲放大器。

背景技術

隨著無線技術的飛速發展，移動通信技術的發展向著更高頻、更寬帶的方向發展，各種無線標準(例如Bluetooth，Zigbee，WLAN，WiFi，UWB，GPS和2G/3G/4G/5G蜂窩電話)的使用一直在不斷增加。然而頻譜資源是有限的，為了滿足人們對更高速、更大容量的通信需求，能夠兼容多個通信標準的超寬帶通信技術逐漸成為重要的研究方向。

超寬帶低噪聲放大電路是超寬帶接收機的核心電路模塊，作為超寬帶接收鏈路的第一級放大電路，根據噪聲級聯公式，超寬帶低噪聲放大器的噪聲基本決定接收鏈路的整體噪聲；此外，超寬帶低噪聲放大器還有增益、匹配、功耗、帶寬及線性度等指標要求，而且這些指標存在著相互折中的關系，低噪聲放大器電路設計需要根據應用要求規劃相應的指標。

常用的寬帶低噪聲放大器結構包括分布式結構、電阻并聯反饋結構、共柵放大器結構和源極電感退化結構。分布式放大器結構采用多級放大結構，利用延遲傳輸線來實現寬帶，且需要較大功耗，不適于集成和低功耗應用。在電阻并聯反饋結構中，并聯反饋電阻連接于晶體管的柵極和漏極，使輸入阻抗的Q值降低，能夠實現寬帶的輸入匹配，但該結構由于反饋電阻的引入會使噪聲性能變差。在共柵放大器結構中，輸入阻抗近似為1/gm，由于共柵結構的輸入阻抗為常數，因此具有其它結構無可比擬的寬帶匹配性能，且不存在反饋電容，具有較好的隔離性、穩定性、較高的線性度和低功耗等特點，但該結構噪聲系數較高，需要采取其它途徑來降低噪聲。在源級電感退化結構中通過調節源極電感和柵源電容Cgs來實現噪聲和輸入匹配，但這種方法只能滿足一定頻率范圍，為了拓展該結構在頻帶內噪聲和匹配的優良特性，常采用加入額外的電感、電容元件共同構成帶通濾波器來實現寬帶的匹配，通過該方法能夠在很寬的頻帶內實現良好的輸入匹配、噪聲性能，然而過多的電感和電容使用，導致面積較大。

發明內容

本發明解決的是背景技術中所存在的超寬頻帶、低噪聲、低功耗等方面問題，提供一種CMOS超寬帶低噪聲放大器。

為解決上述問題，本發明通過以下技術方案實現：

一種CMOS超寬帶低噪聲放大器，包括輸入級互補共源電路、中間級共源負反饋電路和輸出級共源buffer電路。

輸入級互補共源電路包括PMOS晶體管M1，NMOS晶體管M2，耦合電容C1，反饋電阻R1，峰化電感L1，源極退化電感L2，峰化電感L3和偽電阻R_pseudo；PMOS晶體管M1的源極和襯底與電源VDD相連；PMOS晶體管M1的柵極通過耦合電容C1與輸入端Vin相連、通過反饋電阻R1與PMOS晶體管M1的漏極相連、以及通過峰化電感L1與NMOS晶體管M2的柵極相連；PMOS晶體管M1的漏極與NMOS晶體管M2的漏極相連；NMOS晶體管M2的源極通過源極退化電感L2接地；NMOS晶體管M2的襯底通過偽電阻R_pseudo接地。