[發明專利]一種具有分數階微積分運算和顯示功能的數字示波器

有效

• 申請號: 202110514250.7
• 申請日: 2021-05-12
• 公開（公告）號: CN113377340B
• 公開（公告）日: 2022-10-18
• 發明（設計）人: 許波;白利兵;程玉華;黃肖宇;耿航;秦豪;鄒松庭;陳凱;張碩
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F7/64
• 分類號: G06F7/64;G06F7/523;G06F7/498
• 代理公司: 四川鼎韜律師事務所 51332
• 代理人: 溫利平

本發明公開了一種具有分數階微積分運算和顯示功能的數字示波器，在現有技術基礎上，增加分數階運算模塊，其根據數字示波器參數和設置計算出的固定系數存儲在固定系數存儲器中，并將固定系數通過N?1個D觸發器延時單元移位輸出到N個分數階運算單元與采集數據相乘，并累加，得到N個分數階運算結果，這樣進行L/N次分數階運算，得到L個分數階運算結果，送入信號處理顯示模塊，通過繪圖線程轉為顯示數據并送入LCD進行顯示，實現了數字示波器對于輸入信號的分數階微積分運算和顯示。同時，N個分數階運算單元使用乘累加器模塊設計，采用并行運算模式，以提高了實時運算效率，大幅減少數字示波器的數據處理時間。

技術領域

本發明屬于數字示波器技術領域，更為具體地講，涉及一種具有分數階微積分運算和顯示功能的數字示波器。

背景技術

近年來，分數階微積分運算一成為一個熱點研究領域，因為學者們發現采用分數階微積分描述系統變化過程更加準確。當前，分數階微積分運算一被廣泛應用于滑膜控制、多維混沌系統、微弱信號檢測、語音加密、數字濾波、憶阻器、圖像識別、神經元模擬等多個技術領域。

模擬電路實現和數字實現分數階微積分運算在分數階的應用研究領域中扮演著非常重要的角色。模擬電路實現主要采用電阻、電容、電感和運算放大器等構建分數階微積分運算電路，如采用多個基本元器件實現憶阻器電路。但是，模擬電路實現會受到寄生參數、器件環境特性以及PCB(Printed Circuit Board，印刷電路板)分布參數等諸多因素的影響，因此，模擬電路實現方式僅能驗證功能，很難實現較高精度的分數階微積分運算。數字實現無需關注器件自身的特性，并且還有許多EDA(Electronic Design Automation，電子設計自動化)軟件可實現。這大幅降低了分數階微積分運算數字實現的難度，進而加快了分數階微積分運算在多個技術領域的廣泛應用和推廣，如保密通信、微弱信號檢測、自動化控制等。因此，數字實現分數階微積分運算的方式越來越受歡迎。

在2017年第29屆國際微電子會議(International ConferenceMicroelectronics，ICM)上公布了一種數字實現的分數階微積分運算硬件架構。如圖1所示，輸入和輸出信號均為32字節(bits)的定點數(其中整數部分為8bits，小數部分為24bits)。該硬件結構包括兩個部分，第一部分包括兩個寄存器，輸入與輸出信號分別存儲在兩個寄存器中，兩個寄存器之間的乘法器、加法器和查找表(Look Up Table，LUT)用于實現輸入信號x_i與二項式系數w₀：w_n-1的相乘并累加。具體而言，該硬件架構使用兩個查找表：其中第一個查找表用于存儲從w₀到w_n-1的二項式系數(Coefficients)，第二個查找表存儲從x_iw₁+d₁到x_iw_n-1+d_n-1的加法器輸出。每個輸入信號x_i分別與第一個查找表中存儲的所有二項式系數w₀：w_n-1相乘，然后先前存儲在第二查找表中的數據(d₀：d_n-₁)與這些乘法結果相加，相加結果x_iw₁+d₁：x_iw_n-1+d_n-1存回第二查找表的d₀至d_n-2處。另一查找表的最后一個位置d_n-1用于硬件結構第二部分的輸出，將相加結果x_iw_o+d₀作為每個時鐘周期的輸出。

上述數字實現方式雖然在一定程度上完成了分數階微積分運算，但因為其硬件架構是針對實時連續的分數階微積分運算，對存儲資源和運算能力的要求很高。

圖2是現有數字示波器的原理示意圖。