[發明專利]用于posit運算的加速電路系統

在審

• 申請號: 202110509991.6
• 申請日: 2021-05-11
• 公開（公告）號: CN113641602A
• 公開（公告）日: 2021-11-12
• 發明（設計）人: V·S·拉梅什;P·G·海斯;C·M·卡特勒;A·J·雷斯
• 申請（專利權）人: 美光科技公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/28;G06F9/448
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王艷嬌

本發明描述與用于posit運算的加速電路系統有關的系統、設備和方法。指示執行將第一位串寫入到駐存于加速電路系統上的第一緩沖器和將第二位串寫入到駐存于所述加速電路系統上的第二緩沖器的操作的信令可在可耦合到所述加速電路系統的DMA控制器處接收。所述加速電路系統可配置成對以unum或posit格式格式化的位串執行算術運算、邏輯運算或這兩者。指示待使用所述第一位串和所述第二位串執行算術運算、邏輯運算或這兩者的信令可傳輸到所述加速電路系統。可經由所述加速電路系統且根據所述信令執行所述算術運算、所述邏輯運算或這兩者。指示所述算術運算、所述邏輯運算或這兩者的結果的信令可傳輸到所述DMA控制器。

技術領域

本公開大體上涉及半導體存儲器和方法，且更確切地說，涉及用于posit運算的加速電路系統的設備、系統和方法。

背景技術

存儲器裝置通常提供為計算機或其他電子系統中的內部電路、半導體電路、集成電 路。存在許多不同類型的存儲器，包含易失性及非易失性存儲器。易失性存儲器可能需要電力以維持其數據(例如，主機數據、錯誤數據等)，且包含隨機存取存儲器(randomaccess memory，RAM)、動態隨機存取存儲器(dynamic random access memory，DRAM)、 靜態隨機存取存儲器(static random access memory，SRAM)、同步動態隨機存取存儲器(synchronous dynamic random access memory，SDRAM)和晶閘管隨機存取存儲器(thyristor random access memory，TRAM)等等。非易失性存儲器可通過在未被供電時保存所存儲數據來提供持久性數據，且可包含NAND快閃存儲器、NOR快閃存儲器和電 阻可變存儲器，例如相變隨機存取存儲器(PCRAM)、電阻性隨機存取存儲器(RRAM)和 例如自旋力矩轉移隨機存取存儲器(STT RAM)的磁阻隨機存取存儲器(MRAM)等等。

存儲器裝置可耦合到主機(例如，主機計算裝置)以存儲數據、命令和/或指令以在計 算機或電子系統操作時供主機使用。例如，數據、命令和/或指令可在計算或其它電子系統的操作期間在主機與一或多個存儲器裝置之間傳送。

發明內容

一方面，本申請提供一種用于posit運算的加速電路系統的方法，其包括：在可耦合到加速電路系統的存儲器控制器處接收指示執行將第一位串寫入到駐存于所述加速 電路系統上的第一緩沖器的操作的信令，所述加速電路系統配置成對以通用數字(unum) 或posit格式格式化的位串執行算術運算、邏輯運算或這兩者；在所述存儲器控制器處 接收指示執行將第二位串寫入到駐存于所述加速電路系統上的第二緩沖器的操作的信 令；將指示待使用寫入到所述第一緩沖器的所述第一位串和寫入到第二緩沖器的所述第 二位串執行算術運算、邏輯運算或這兩者的信令傳輸到所述加速電路系統；經由所述加 速電路系統且根據由所述加速電路系統接收的所述信令執行所述算術運算、所述邏輯運 算或這兩者；以及將指示所述算術運算、所述邏輯運算或這兩者的結果的信令傳輸到所 述存儲器控制器。

另一方面，本申請提供一種用于posit運算的加速電路系統的方法，其包括：在駐存于加速電路系統上的第一緩沖器處接收指示以通用數字(unum)或posit格式格式化的第一位串的信令，所述加速電路系統配置成對以所述unum或posit格式格式化的位串執 行算術運算、邏輯運算或這兩者；在駐存于所述加速電路系統上的第二緩沖器處接收指 示以所述unum或posit格式格式化的第二位串的信令；將指示算術運算、邏輯運算或這 兩者的信令傳輸到駐存于所述加速電路系統上的處理電路系統；以及經由所述處理電路 系統使用所述第一位串和所述第二位串執行所述算術運算、所述邏輯運算或這兩者。