[發(fā)明專利]半導(dǎo)體器件的集成制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202110508218.8
• 申請(qǐng)日: 2021-05-11
• 公開(kāi)（公告）號(hào): CN113394214A
• 公開(kāi)（公告）日: 2021-09-14
• 發(fā)明（設(shè)計(jì)）人: 翁文寅
• 申請(qǐng)（專利權(quán)）人: 上海華力集成電路制造有限公司
• 主分類號(hào): H01L27/088
• 分類號(hào): H01L27/088;H01L21/336
• 代理公司: 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 31211
• 代理人: 郭四華

1.一種半導(dǎo)體器件的集成制造方法，其特征在于，在半導(dǎo)體襯底上集成有m種需要形成第一類金屬功函數(shù)層的半導(dǎo)體器件，從第一種到第m種半導(dǎo)體器件的第一類金屬功函數(shù)層的厚度逐漸減少，形成m種厚度的第一類金屬功函數(shù)層的步驟包括：

步驟一、根據(jù)各種厚度的所述第一類金屬功函數(shù)層的厚度差值，從底部到頂部將厚度最厚的所述第一類金屬功函數(shù)層分成第一個(gè)、第二個(gè)直至第m個(gè)第一類金屬功函數(shù)子層；

步驟二、進(jìn)行m次循環(huán)工藝，每一次循環(huán)工藝中包括一次金屬功函數(shù)全面沉積工藝和一次金屬功函數(shù)選擇性刻蝕工藝；

所述循環(huán)工藝設(shè)置為：

第一次金屬功函數(shù)全面沉積工藝形成第一個(gè)第一類金屬功函數(shù)子層，第二次金屬功函數(shù)全面沉積工藝形成第二個(gè)第一類金屬功函數(shù)子層，依次類推第m次金屬功函數(shù)全面沉積工藝形成第m個(gè)第一類金屬功函數(shù)子層；

第一次金屬功函數(shù)選擇性刻蝕工藝將第一種半導(dǎo)體器件區(qū)域外的所述第一個(gè)第一類金屬功函數(shù)子層都去除以及將所述第一種半導(dǎo)體器件區(qū)域的所述第一個(gè)第一類金屬功函數(shù)子層保留，第二次金屬功函數(shù)選擇性刻蝕工藝將第一種至第二種半導(dǎo)體器件區(qū)域外的所述第一個(gè)第一類金屬功函數(shù)子層都去除以及將第一種至第二種半導(dǎo)體器件區(qū)域的所述第一個(gè)第一類金屬功函數(shù)子層保留，依次類推第m次金屬功函數(shù)選擇性刻蝕工藝將第一種至第m種半導(dǎo)體器件區(qū)域外的所述第一個(gè)第一類金屬功函數(shù)子層都去除以及將第一種至第m種半導(dǎo)體器件區(qū)域的所述第一個(gè)第一類金屬功函數(shù)子層保留；

所述循環(huán)工藝設(shè)置保證每次所述金屬功函數(shù)選擇性刻蝕工藝都僅對(duì)一個(gè)單獨(dú)的第一類金屬功函數(shù)子層進(jìn)行刻蝕，使各次所述金屬功函數(shù)選擇性刻蝕工藝的刻蝕厚度等于對(duì)應(yīng)的一個(gè)第一類金屬功函數(shù)子層的厚度，以保證各次所述金屬功函數(shù)選擇性刻蝕工藝的刻蝕厚度不會(huì)對(duì)保留區(qū)域的各所述第一類金屬功函數(shù)子層的疊加層的底部產(chǎn)生下切，從而使金屬功函數(shù)邊界效應(yīng)最優(yōu)化。

2.如權(quán)利要求1所述的半導(dǎo)體器件的集成制造方法，其特征在于：在保證各次所述金屬功函數(shù)選擇性刻蝕工藝的刻蝕厚度不會(huì)對(duì)保留區(qū)域的各所述第一類金屬功函數(shù)子層的疊加層的底部產(chǎn)生下切的條件下，各所述第一類金屬功函數(shù)子層的厚度相等或者不相等。

3.如權(quán)利要求1所述的半導(dǎo)體器件的集成制造方法，其特征在于：在第一種至第m種半導(dǎo)體器件區(qū)域外還集成有未形成所述第一類金屬功函數(shù)層的半導(dǎo)體器件。

4.如權(quán)利要求3所述的半導(dǎo)體器件的集成制造方法，其特征在于：所述半導(dǎo)體器件包括P型半導(dǎo)體器件，所述第一類金屬功函數(shù)層為P型金屬功函數(shù)層。

5.如權(quán)利要求4所述的半導(dǎo)體器件的集成制造方法，其特征在于：所述P型半導(dǎo)體器件的種類根據(jù)閾值電壓分，所述P型半導(dǎo)體器件的閾值電壓通過(guò)所述第一類金屬功函數(shù)層的厚度調(diào)節(jié)，所述第一類金屬功函數(shù)層的厚度越厚，所述P型半導(dǎo)體器件的閾值電壓的絕對(duì)值越小。

6.如權(quán)利要求4所述的半導(dǎo)體器件的集成制造方法，其特征在于：所述半導(dǎo)體器件還包括N型半導(dǎo)體器件，各所述N型半導(dǎo)體器件的閾值電壓的調(diào)節(jié)方式包括通過(guò)所述第一類金屬功函數(shù)層的厚度調(diào)節(jié)，所述第一類金屬功函數(shù)層的厚度越厚，所述N型半導(dǎo)體器件的閾值電壓越大。

7.如權(quán)利要求6所述的半導(dǎo)體器件的集成制造方法，其特征在于：未形成所述第一類金屬功函數(shù)層的所述半導(dǎo)體器件屬于所述N型半導(dǎo)體器件。

8.如權(quán)利要求7所述的半導(dǎo)體器件的集成制造方法，其特征在于：在形成所述第一類金屬功函數(shù)層之后，還包括在所述半導(dǎo)體襯底上全面沉積形成第二類金屬功函數(shù)層的步驟，所述第二類金屬功函數(shù)層為N型金屬功函數(shù)層。

9.如權(quán)利要求8所述的半導(dǎo)體器件的集成制造方法，其特征在于：各所述N型半導(dǎo)體器件的閾值電壓的調(diào)節(jié)方式還包括通過(guò)所述第二類金屬功函數(shù)層的厚度調(diào)節(jié)，所述第二類金屬功函數(shù)層的厚度越厚，所述N型半導(dǎo)體器件的閾值電壓越小。

10.如權(quán)利要求4所述的半導(dǎo)體器件的集成制造方法，其特征在于：所述P型金屬功函數(shù)層的材料包括TiN。