[發(fā)明專利]超結(jié)功率MOSFET的制備方法

在審

• 申請?zhí)枺?/td>: 202110504281.4
• 申請日: 2021-05-08
• 公開（公告）號: CN113327976A
• 公開（公告）日: 2021-08-31
• 發(fā)明（設計）人: 雷秀芳;姜春亮;趙浩宇;李偉聰;林泳浩
• 申請（專利權(quán)）人: 深圳市威兆半導體有限公司
• 主分類號: H01L29/66
• 分類號: H01L29/66;H01L29/78;H01L29/06;H01L29/423
• 代理公司: 深圳市嘉勤知識產(chǎn)權(quán)代理有限公司 44651
• 代理人: 董琳

本申請公開一種超結(jié)功率MOSFET的制備方法，該方法經(jīng)多次外延生長，每次外延生長后進行單排或多排離子注入，然后經(jīng)高溫推進在半導體襯底上形成第一導電類型外延層和n個第二導電類型區(qū)，第二導電類型區(qū)之間的第一導電類型外延層與第二導電類型區(qū)沿水平方向交替排列形成超結(jié)結(jié)構(gòu)；在超結(jié)結(jié)構(gòu)的第二導電類型區(qū)上刻蝕溝槽，在溝槽內(nèi)的柵極氧化層上填充柵極材料形成溝槽柵極，在溝槽之間的平面上的柵極氧化層形成平面柵極，并在溝槽柵極上形成源極，能夠獲得兼有平面柵極和溝槽柵極的超結(jié)功率MOSFET，其中溝槽柵極連接源極，能夠：減少超結(jié)外延層的導通電阻和層數(shù)；該MOSFET具有超低電容，可增加開關(guān)速度，且具有更加優(yōu)化的FOM。

技術(shù)領(lǐng)域

本申請涉及半導體器件技術(shù)領(lǐng)域，具體涉及一種超結(jié)功率MOSFET的制備方法。

背景技術(shù)

功率MOSFET(金屬氧化物半導體場效應晶體管，Metal-Oxide-SemiconductorField-Effect Transistor)是多子導電性器件，具有開關(guān)速度快、輸入阻抗高、易驅(qū)動、不存在二次擊穿現(xiàn)象等優(yōu)點。理想的功率MOSFET應具有較低的導通電阻、開關(guān)損耗和較高的阻斷電壓；由于其導通電阻和擊穿電壓之間的牽制作用，限制了功率MOSFET的發(fā)展。目前改善功率MOSFET性能(如功率、頻率)的主要實現(xiàn)方式包括：改進制備工藝和器件結(jié)構(gòu)，通過改進器件結(jié)構(gòu)優(yōu)化性能的MOSFET主要包括溝槽柵VDMOS(垂直雙擴散金屬氧化物半導體場效應管，Vertical Double-diffused MOSFET)和DMOS(雙擴散金屬氧化物半導體場效應管，Double-diffused MOSFET)。但在高壓應用領(lǐng)域，隨著擊穿電壓的升高，功率VDMOS的外延層厚度不斷增加，摻雜濃度逐漸降低，導致導通電阻會隨著擊穿電壓的增大而成2.5次方急劇增加，使得通態(tài)功耗增加。

隨著縱向耐壓層新結(jié)構(gòu)(即超結(jié)的耐壓結(jié)構(gòu))理論的提出，打破了硅限理論，它利用的是電荷補償理論。如圖1所示，現(xiàn)有的超結(jié)功率MOSFET的漂移區(qū)一般由一系列橫向交替排列的P型區(qū)和N型區(qū)組成；當加上反偏電壓時，器件內(nèi)部不僅存在縱向電場，在兩個阱區(qū)之間還存在橫向電場；雖在擊穿之前P型區(qū)和N型區(qū)能夠完全耗盡時，可實現(xiàn)擊穿電壓不降低的情況下降低導通電阻而不會使擊穿電壓下降；但其仍不能滿足高壓應用領(lǐng)域?qū)β蔒OSFET的性能要求。

因此，亟待開發(fā)出性能更優(yōu)的超結(jié)功率MOSFET。

發(fā)明內(nèi)容

鑒于此，本申請?zhí)峁┮环N超結(jié)功率MOSFET的制備方法，以改善現(xiàn)有功率MOSFET的性能。

本申請的一個方面提供一種超結(jié)功率MOSFET的制備方法，該方法包括步驟：S1、提供一面設有漏極的半導體襯底；S2、采用多次外延生長，每次外延生長后進行單排或多排離子注入，然后采用高溫推進，在所述半導體襯底的與所述一面相對設置的另一面形成第一導電類型外延層，在所述第一導電類型外延層中形成n個間隔的第二導電類型區(qū)，n為正整數(shù)；所述第二導電類型區(qū)之間的第一導電類型外延層與所述第二導電類型區(qū)沿水平方向交替排列形成超結(jié)結(jié)構(gòu)；S3、采用刻蝕在所述n個第二導電類型區(qū)上對應形成n個溝槽；S4、采用硅熱氧化，沿所述溝槽及溝槽之間的平面形成柵極氧化層；S5、采用化學氣相沉積在所述溝槽內(nèi)填充柵極材料形成溝槽柵極；S6、采用化學氣相沉積在所述平面上選擇性淀積柵極材料形成平面柵極；S7、采用離子濺射在所述溝槽柵極上形成源極。

在一些實施例中，步驟S2具體包括：采用多次外延生長在所述半導體襯底的與所述一面相對設置的另一面依次形成多層子第一導電類型外延層，每次外延生長后向形成的子第一導電類型外延層中進行單排或多排離子注入，使得在所述多層子第一導電類型外延層中形成陣列分布的n列子第二導電類型區(qū)，采用高溫推進，使所述多層子第一導電類型外延層沿豎直方向形成第一導電類型外延層，每列子第二導電類型區(qū)沿豎直方向形成第二導電類型區(qū)，從而在所述第一導電類型外延層中形成n個間隔的第二導電類型區(qū)，n為正整數(shù)；所述第二導電類型區(qū)之間的第一導電類型外延層與所述第二導電類型區(qū)沿水平方向交替排列形成超結(jié)結(jié)構(gòu)。