[發明專利]超結功率MOSFET的制備方法

在審

• 申請號: 202110504281.4
• 申請日: 2021-05-08
• 公開（公告）號: CN113327976A
• 公開（公告）日: 2021-08-31
• 發明（設計）人: 雷秀芳;姜春亮;趙浩宇;李偉聰;林泳浩
• 申請（專利權）人: 深圳市威兆半導體有限公司
• 主分類號: H01L29/66
• 分類號: H01L29/66;H01L29/78;H01L29/06;H01L29/423
• 代理公司: 深圳市嘉勤知識產權代理有限公司 44651
• 代理人: 董琳

1.一種超結功率MOSFET的制備方法，其特征在于，包括步驟：

S1、提供一面設有漏極的半導體襯底；

S2、采用多次外延生長，每次外延生長后進行單排或多排離子注入，然后采用高溫推進，在所述半導體襯底的與所述一面相對設置的另一面形成第一導電類型外延層，在所述第一導電類型外延層中形成n個間隔的第二導電類型區，n為正整數；所述第二導電類型區之間的第一導電類型外延層與所述第二導電類型區沿水平方向交替排列形成超結結構；

S3、采用刻蝕在所述n個第二導電類型區上對應形成n個溝槽；

S4、采用硅熱氧化，沿所述溝槽及溝槽之間的平面形成柵極氧化層；

S5、采用化學氣相沉積在所述溝槽內填充柵極材料形成溝槽柵極；

S6、采用化學氣相沉積在所述平面上選擇性淀積柵極材料形成平面柵極；

S7、采用離子濺射在所述溝槽柵極上形成源極。

2.根據權利要求1所述的制備方法，其特征在于，步驟S2具體包括：采用多次外延生長在所述半導體襯底的與所述一面相對設置的另一面依次形成多層子第一導電類型外延層，每次外延生長后向形成的子第一導電類型外延層中進行單排或多排離子注入，使得在所述多層子第一導電類型外延層中形成陣列分布的n列子第二導電類型區，采用高溫推進，使所述多層子第一導電類型外延層沿豎直方向形成第一導電類型外延層，每列子第二導電類型區沿豎直方向形成第二導電類型區，從而在所述第一導電類型外延層中形成n個間隔的第二導電類型區，n為正整數；所述第二導電類型區之間的第一導電類型外延層與所述第二導電類型區沿水平方向交替排列形成超結結構。

3.根據權利要求1所述的制備方法，其特征在于，步驟S5還包括：在所述溝槽內填充形成溝槽柵極之后，退火氧化，使所述溝槽柵極表面氧化形成柵極氧化層；

在步驟S6之后且在步驟S7之前，還包括：

S61、采用低壓化學氣相沉積，淀積鈍化材料覆蓋所述平面柵極和柵極氧化層，形成鈍化層；

S62、采用刻蝕，在所述溝槽柵極上形成接觸孔；

步驟S7進一步包括：采用離子濺射，使源極材料填充于所述接觸孔并覆蓋所述鈍化層，從而在所述溝槽柵極和鈍化層上形成源極。

4.根據權利要求1所述的制備方法，其特征在于，在步驟S5之后，還包括：

S8、采用離子注入，經高溫推進，在所述第一導電類型外延層中形成2n個第二導電類型的體區，所述第二導電類型的體區位于所述溝槽兩側與所柵極氧化層連接。

5.根據權利要求4所述的制備方法，其特征在于，在步驟S8之后，還包括：

S9、采用離子注入，經高溫推進，填充所述第二導電類型的體區與所柵極氧化層圍成的區域，在所述第一導電類型外延層中形成2n個第一導電類型的源區，所述第一導電類型的源區設于所述溝槽兩側。

6.根據權利要求1所述的制備方法，其特征在于，所述第一導電類型為N型，所述第二導電類型為P型；或者，

所述第一導電類型為P型，所述第二導電類型為N型。

7.根據權利要求1或3所述的制備方法，其特征在于，所述刻蝕的方式為反應離子刻蝕。

8.根據權利要求1所述的制備方法，其特征在于，步驟S2中，所述第一導電類型外延層的材料為磷摻雜第一導電類型材料；和/或，每次外延生長后進行單排或多排硼離子注入。

9.根據權利要求1所述的制備方法，其特征在于，步驟S3中，所述溝槽的形狀為U型。

10.根據權利要求1所述的制備方法，其特征在于，步驟S4中，所述硅熱氧化的方式是干氧氧化。

11.根據權利要求1、2、4、5中的任意一項所述的制備方法，其特征在于，所述高溫推進的溫度為900-2000攝氏度，所述高溫推進的時間為10-500分鐘。