[發明專利]具有隔離結構的集成式芯片及其制作方法

在審

• 申請號: 202110499541.3
• 申請日: 2021-05-08
• 公開（公告）號: CN113140566A
• 公開（公告）日: 2021-07-20
• 發明（設計）人: 趙起越;石瑜
• 申請（專利權）人: 英諾賽科（珠海）科技有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/10;H01L21/762
• 代理公司: 珠海智專專利商標代理有限公司 44262
• 代理人: 薛飛飛

本發明提供一種具有隔離結構的集成式芯片及其制作方法，集成式芯片包括沿縱向布置的襯底和外延結構。外延結構包括層間電介質(I LD)層，隔離區將集成式芯片分成沿橫向布置的第一半導體器件區和第二半導體器件區。襯底包括N型區和P型區，N型區與P型區之間形成兩個PN結，兩個PN結分別位于第一半導體器件區和第二半導體器件區。外延結構內開設有縱向延伸的三個穿玻通孔。第一穿玻通孔內設置有隔離介質，第一穿玻通孔在縱向上穿過I LD層并向下延伸至襯底的底層內。第一源極通過第一電氣互連件與襯底的外延層電連接，第二漏極和第一源極短接。第二源極通過第二電氣互連件與襯底的外延層電連接。集成式芯片可實現兩個半導體器件區襯底的有效隔離。

技術領域

本發明涉及半導體器件技術領域，具體地說，是涉及一種具有隔離結構的集成式芯片及其制作方法。

背景技術

寬禁帶氮化鎵高電子遷移率晶體管(GaN High Electron Mobility Transistor,GaN HEMT)器件因其集合了高開關速度，低導通損耗以及低開關損耗等特點，使其成為當下在高頻應用和大功率密度應用領域中備受關注的一種功率器件。GaN HEMT在傳統DC-DC領域(如buck，boost和fly back等)中應用時，開始有了越來越廣泛的應用。半橋電路在PWM電機控制、DC-AC逆變、電子鎮流器等場合有著廣泛的應用。相比于耗盡型GaN HEMT器件，增強型GaN HEMT器件由于其驅動電路更加簡單，有利于縮小系統的面積和復雜度，更適合應用在半橋電路中。但是目前市場上的GaNHEMT器件多為分立器件，須與其他元器件通過外界電路進行連接來實現具體的功能，使得電路體積大，寄生現象強，無法滿足系統更高頻率，更小體積等要求。

若能將半橋電路中的上管與下管集成在同一芯片上，則可以降低器件之間互連引入的寄生效應，增加開關管開關速度，降低開關管開關功耗。但是在使用增強型GaN HEMT器件設計的集成半橋電路中，如果對上管和下管不進行有效的隔離，上管和下管的襯底均為接地狀態。上管導通時源極和漏極均為接近Vdd的正電壓，而襯底為0電位，由于背柵效應，會導致器件閾值電壓和導通電阻增大，從而增大上管功耗，進而增大整個系統的功耗。

另外，在集成電路中各個部分襯底電位缺少有效的隔離的情況下，集成電路的功率管部分和模擬部分之間會由于電壓水平的差異，導致襯底電位互相干擾。當功率管部分的電位不穩定的情況下，有可能會影響到模擬部分，導致模擬部分功能發生錯誤甚至燒毀。

發明內容

本發明的第一目的是提供一種能夠實現兩個半導體器件區的襯底有效的隔離的具有隔離結構的集成式芯片。

本發明的第二目的是提供一種上述集成式芯片的制作方法。

為實現上述第一目的，本發明提供一種具有隔離結構的集成式芯片，集成式芯片包括沿縱向布置的襯底和外延結構。外延結構包括層間電介質(ILD)層，集成式芯片設置有隔離區，隔離區將集成式芯片分成沿橫向布置的第一半導體器件區和第二半導體器件區。襯底包括底層以及自底層向上外延形成的外延層，底層和外延層兩者中，一個為N型區，另一個為P型區，N型區與P型區之間形成兩個PN結，兩個PN結分別位于第一半導體器件區和第二半導體器件區。外延結構的上側設置有第一漏極、第一柵極、第一源極、第二漏極、第二柵極和第二源極，第一漏極、第一柵極和第一源極均位于第一半導體器件區，第二漏極、第二柵極和第二源極均位于第二半導體器件區。外延結構內開設有縱向延伸的第一穿玻通孔、第二穿玻通孔和第三穿玻通孔，第二穿玻通孔位于第一半導體器件區，第三穿玻通孔位于第二半導體器件區。第一穿玻通孔內設置有隔離介質，第一穿玻通孔在縱向上穿過ILD層并向下延伸至襯底的底層內，隔離介質形成隔離區。第二穿玻通孔內設置有第一電氣互連件，第一源極通過第一電氣互連件與襯底的外延層電連接，第二漏極和第一源極短接。第三穿玻通孔內設置有第二電氣互連件，第二源極通過第二電氣互連件與襯底的外延層電連接。