[發明專利]具有隔離結構的集成式芯片及其制作方法

在審

• 申請號: 202110499541.3
• 申請日: 2021-05-08
• 公開（公告）號: CN113140566A
• 公開（公告）日: 2021-07-20
• 發明（設計）人: 趙起越;石瑜
• 申請（專利權）人: 英諾賽科（珠海）科技有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/10;H01L21/762
• 代理公司: 珠海智專專利商標代理有限公司 44262
• 代理人: 薛飛飛

1.具有隔離結構的集成式芯片，其特征在于，包括沿縱向布置的襯底和外延結構，所述外延結構包括層間電介質(ILD)層；

所述集成式芯片設置有隔離區，所述隔離區將所述集成式芯片分成沿橫向布置的第一半導體器件區和第二半導體器件區；

所述襯底包括底層以及自所述底層向上外延形成的外延層，所述底層和所述外延層兩者中，一個為N型區，另一個為P型區，所述N型區與所述P型區之間形成兩個PN結，兩個所述PN結分別位于所述第一半導體器件區和所述第二半導體器件區；

所述外延結構的上側設置有第一漏極、第一柵極、第一源極、第二漏極、第二柵極和第二源極，所述第一漏極、所述第一柵極和所述第一源極均位于所述第一半導體器件區，所述第二漏極、所述第二柵極和所述第二源極均位于所述第二半導體器件區；

所述外延結構內開設有縱向延伸的第一穿玻通孔、第二穿玻通孔和第三穿玻通孔，所述第二穿玻通孔位于所述第一半導體器件區，所述第三穿玻通孔位于所述第二半導體器件區；

所述第一穿玻通孔內設置有隔離介質，所述第一穿玻通孔在縱向上穿過所述ILD層并向下延伸至所述襯底的底層內，所述隔離介質形成所述隔離區；

所述第二穿玻通孔內設置有第一電氣互連件，所述第一源極通過所述第一電氣互連件與所述襯底的外延層電連接，所述第二漏極和所述第一源極短接；

所述第三穿玻通孔內設置有第二電氣互連件，所述第二源極通過所述第二電氣互連件與所述襯底的外延層電連接。

2.根據權利要求1所述的集成式芯片，其特征在于：

所述底層為P型硅襯底，所述外延層為N型硅外延層，所述P型硅襯底作為所述P型區，所述N型硅外延層作為所述N型區。

3.根據權利要求2所述的集成式芯片，其特征在于：

所述第一穿玻通孔向下延伸至所述P型硅襯底內，所述第一電氣互連件和所述第二電氣互連件均向下延伸至所述N型硅外延層內。

4.根據權利要求1所述的集成式芯片，其特征在于：

所述底層為N型硅襯底，所述外延層為P型硅外延層，所述P型硅外延層作為所述P型區，所述N型硅外延層作為所述N型區。

5.根據權利要求4所述的集成式芯片，其特征在于：

所述第一穿玻通孔向下延伸至所述N型硅襯底內，所述第一電氣互連件和所述第二電氣互連件均向下延伸至所述P型硅外延層內。

6.根據權利要求1至5任一項所述的集成式芯片，其特征在于：

所述隔離介質的材料為二氧化硅或氮化硅。

7.根據權利要求1至5任一項所述的集成式芯片，其特征在于：

所述外延結構包括自下而上依次疊置的溝道層、勢壘層、EPI鈍化保護層、所述ILD層、第一金屬層、金屬間電介質(IMD)層、第二金屬層和鈍化保護層；

所述EPI鈍化保護層上設置有歐姆金屬層，所述歐姆金屬層的上端位于所述ILD層內，所述歐姆金屬層的下端與所述勢壘層連接；

所述EPI鈍化保護層內還設置有縱向疊置的P型柵介質層和柵金屬層，所述P型柵介質層連接在所述勢壘層的上方；

所述ILD層內開設有第一接觸孔和第二接觸孔，所述第一接觸孔內填充的金屬將所述歐姆金屬層與所述第一金屬層電連接；

所述歐姆金屬層包括第一漏極歐姆金屬接觸部、第一源極歐姆金屬接觸部、第二漏極歐姆金屬接觸部和第二源極歐姆金屬接觸部，所述第一漏極與所述第一漏極歐姆金屬接觸部電連接，所述第一源極與所述第一源極歐姆金屬接觸部電連接，所述第二漏極與所述第二漏極歐姆金屬接觸部電連接，所述第二源極與所述第二源極歐姆金屬接觸部電連接；

所述第二接觸孔在縱向上貫穿所述ILD層和所述EPI鈍化保護層，所述第二接觸孔內填充的金屬將所述柵金屬層與所述第一金屬層電連接；

所述IMD層內開設有通孔,所述通孔內填充的金屬將所述第二金屬層與所述第一金屬層電連接；

所述鈍化保護層在縱向上貫穿地設置有多個開口，所述第一漏極、所述第一柵極、所述第一源極、所述第二漏極、所述第二柵極和所述第二源極均位于所述第二金屬層上且分別從對應的所述開口漏出。