[發明專利]一種CML結構的驅動電路和驅動方法

有效

• 申請號: 202110495461.0
• 申請日: 2021-05-07
• 公開（公告）號: CN113225068B
• 公開（公告）日: 2023-05-26
• 發明（設計）人: 徐希
• 申請（專利權）人: 芯思原微電子有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H03K19/003;H03M1/06
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

本發明提供一種CML結構的驅動電路和驅動方法，通過輸入電壓控制開關管的漏電流或通過外部電流源提供大小等于保護管的亞閾值漏電流的電流，來消除輸出電壓電平切換時由保護管的亞閾值漏電流帶來的碼間干擾；本發明僅通過控制輸入電壓大小或通過增加額外的電流源來消除碼間干擾，不需要額外增加電路組成或僅需增加額外電流源，從而電路結構簡單，成本較低。

技術領域

本發明涉及一種驅動接口，特別是涉及一種CML結構的驅動電路和驅動方法。

背景技術

目前高速模數轉換器中有三種常用的類型：互補金屬氧化物半導體(CMOS)、低壓差分信號(LVDS)和電流模式邏輯(Current?Mode?Logic，CML)，每種模數轉換器的數字輸出類型都各有優劣，隨著數字輸出轉換器技術的發展，速度和分辨率不斷增大，數字輸出驅動器也不斷演變發展，以滿足數據傳輸需求；轉換器數字輸出接口的最新趨勢是使用具有電流模式邏輯(CML)輸出驅動器的串行接口。通常，高分辨率(≥14位)、高速(≥200Mbps)和需要小型封裝與低功耗的轉換器會使用CML類型的驅動器。隨著轉換器中的數字輸出接口轉換器串行數據傳輸，CML輸出驅動級也越來越普及，如何提出一種能夠消除碼間干擾的帶有保護管的CML結構的驅動電路和方法，已成為本領域技術人員亟待解決的問題之一。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種CML結構的驅動電路，用于解決現有技術中帶有保護管的CML結構的驅動電路的碼間干擾問題。

為實現上述目的及其他相關目的，本發明提供一種CML結構的驅動電路所述驅動電路包括：輸入模塊，ESD保護模塊，第一電流源及負載；

所述第一電流源用于提供恒定電流；

所述輸入模塊連接于所述第一電流源與所述ESD保護模塊之間，并接收第一輸入電壓及第二輸入電壓，基于所述第一輸入電壓及所述第二輸入電壓切換兩個支路的開關管交替導通，并為截止狀態的開關管所在支路的保護管提供預設電流，所述預設電流的大小為截止狀態的開關管所在支路的保護管的亞閾值漏電流；所述第一輸入電壓與所述第二輸入電壓為差分信號；

所述ESD保護模塊連接于所述輸入模塊與所述負載之間，并接收偏置電壓，為所述輸入模塊中的兩個開關管提供ESD保護，所述ESD保護模塊包括第一保護管和第二保護管，所述第一保護管與所述第二保護管的類型和尺寸相同；所述第一保護管和所述第二保護管的柵極相連并與所述偏置電壓連接；所述第一保護管的源極和所述第二保護管的源極分別連接所在支路的開關管的漏極；所述第一保護管的漏極輸出第一輸出電壓，所述第二保護管的漏極輸出第二輸出電壓；所述第一輸出電壓與所述第二輸出電壓為差分信號，所述第一輸出電壓和所述第二輸出電壓均與所述負載連接。

可選地，所述輸入模塊包括第一開關管和第二開關管，所述第一開關管和所述第二開關管的類型和尺寸相同；

所述第一開關管的柵極接收第一輸入電壓，漏極連接所述第一保護管的源極；所述第二開關管的柵極接收第二輸入電壓，漏極連接所述第二保護管的源極，源極和所述第一開關管的源極相連并與所述第一電流源連接；通過第一輸入電壓和第二輸入電壓分別控制第一開關管和第二開關管的關斷狀態及漏電流大小；

在第一輸入電壓使得所述第一開關管斷開時，第一輸入電壓同時控制所述第一開關管的漏電流等于所述第一保護管的亞閾值漏電流；在第二輸入電壓使得所述第二開關管斷開時，第二輸入電壓同時控制所述第二開關管的漏電流等于所述第二保護管的亞閾值漏電流。

可選地，所述輸入模塊包括補償單元，第一開關管及第二開關管，所述第一開關管和所述第二開關管的類型和尺寸相同；所述第一開關管的柵極接收第一輸入電壓，漏極連接所述第一保護管的源極；所述第二開關管的柵極接收第二輸入電壓，漏極連接所述第二保護管的源極，所述第二開關管的源極和所述第一開關管的源極相連并與所述第一電流源連接；