[發明專利]一種CML結構的驅動電路和驅動方法

有效

• 申請號: 202110495461.0
• 申請日: 2021-05-07
• 公開（公告）號: CN113225068B
• 公開（公告）日: 2023-05-26
• 發明（設計）人: 徐希
• 申請（專利權）人: 芯思原微電子有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H03K19/003;H03M1/06
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

1.一種CML結構的驅動電路，其特征在于，所述驅動電路包括：輸入模塊，ESD保護模塊，第一電流源及負載；

所述第一電流源用于提供恒定電流；

所述輸入模塊連接于所述第一電流源與所述ESD保護模塊之間，并接收第一輸入電壓及第二輸入電壓，基于所述第一輸入電壓及所述第二輸入電壓切換兩個支路的開關管交替導通，并為截止狀態的開關管所在支路的保護管提供預設電流，所述預設電流的大小為截止狀態的開關管所在支路的保護管的亞閾值漏電流；所述第一輸入電壓與所述第二輸入電壓為差分信號；

所述ESD保護模塊連接于所述輸入模塊與所述負載之間，并接收偏置電壓，為所述輸入模塊中的兩個開關管提供ESD保護，所述ESD保護模塊包括第一保護管和第二保護管，所述第一保護管與所述第二保護管的類型和尺寸相同；所述第一保護管和所述第二保護管的柵極相連并與所述偏置電壓連接；所述第一保護管的源極和所述第二保護管的源極分別連接所在支路的開關管的漏極；所述第一保護管的漏極輸出第一輸出電壓，所述第二保護管的漏極輸出第二輸出電壓；所述第一輸出電壓與所述第二輸出電壓為差分信號，所述第一輸出電壓和所述第二輸出電壓均與所述負載連接。

2.根據權利要求1所述的CML結構的驅動電路，其特征在于：所述輸入模塊包括第一開關管和第二開關管，所述第一開關管和所述第二開關管的類型和尺寸相同；

所述第一開關管的柵極接收第一輸入電壓，漏極連接所述第一保護管的源極；所述第二開關管的柵極接收第二輸入電壓，漏極連接所述第二保護管的源極，源極和所述第一開關管的源極相連并與所述第一電流源連接；通過第一輸入電壓和第二輸入電壓分別控制第一開關管和第二開關管的關斷狀態及漏電流大小；

在第一輸入電壓使得所述第一開關管斷開時，第一輸入電壓同時控制所述第一開關管的漏電流等于所述第一保護管的亞閾值漏電流；在第二輸入電壓使得所述第二開關管斷開時，第二輸入電壓同時控制所述第二開關管的漏電流等于所述第二保護管的亞閾值漏電流。

3.根據權利要求1所述的CML結構的驅動電路，其特征在于：所述輸入模塊包括補償單元，第一開關管及第二開關管，所述第一開關管和所述第二開關管的類型和尺寸相同；所述第一開關管的柵極接收第一輸入電壓，漏極連接所述第一保護管的源極；所述第二開關管的柵極接收第二輸入電壓，漏極連接所述第二保護管的源極，所述第二開關管的源極和所述第一開關管的源極相連并與所述第一電流源連接；

所述補償單元和所述第一開關管的漏極和所述第二開關管的漏極連接，通過電流源為截止支路的保護管提供所述預設電流。

4.根據權利要求3所述的CML結構的驅動電路，其特征在于：所述補償單元包括：第二電流源和第三電流源；

所述第二電流源連接所述第一開關管的漏極，所述第二電流源的電流大小為所述第一保護管的亞閾值漏電流；

所述第三電流源連接所述第二開關管的漏極，所述第三電流源的電流大小與所述第二電流源相同。

5.根據權利要求4所述的CML結構的驅動電路，其特征在于：當所述第一開關管、所述第二開關管、所述第一保護管和所述第二保護管的類型為NMOS時，所述第二電流源的電流流入端和所述第一開關管的漏極連接，所述第三電流源的電流流入端和所述第二開關管的漏極連接；所述第二電流源的電流流出端及所述第三電流源的電流流出端與參考地連接；

當所述第一開關管，所述第二開關管，所述第一保護管和所述第二保護管的類型為PMOS時，所述第二電流源的電流流出端和所述第一開關管的漏極連接，所述第三電流源的電流流出端和所述第二開關管的漏極連接；所述第二電流源的電流流入端及所述第三電流源的電流流入端與外部電源連接。

6.根據權利要求3所述的CML結構的驅動電路，其特征在于：所述補償單元包括第四電流源，第一開關和第二開關；

所述第一開關的第一端連接所述第一開關管的漏極，第二端連接所述第四電流源，所述第四電流源的大小為所述第一保護管的亞閾值漏電流；

所述第二開關的第一端連接所述第二開關管的漏極，第二端連接所述第一開關的第二端。