[發(fā)明專利]功率高效逐次逼近模/數(shù)轉(zhuǎn)換器

在審

• 申請(qǐng)?zhí)枺?/td>: 202110490416.6
• 申請(qǐng)日: 2021-05-06
• 公開（公告）號(hào): CN113612481A
• 公開（公告）日: 2021-11-05
• 發(fā)明（設(shè)計(jì)）人: 劉勇;德龍·崔;曹軍
• 申請(qǐng)（專利權(quán)）人: 安華高科技股份有限公司
• 主分類號(hào): H03M1/46
• 分類號(hào): H03M1/46;H03M1/12
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 林斯凱

本文中公開用于功率高效逐次逼近模/數(shù)轉(zhuǎn)換器SAR ADC的系統(tǒng)及方法。在一個(gè)方面中，所述SAR ADC包含用以對(duì)輸入電壓進(jìn)行采樣的采樣及數(shù)/模轉(zhuǎn)換DAC電路。在一個(gè)方面中，所述SAR ADC包含耦合到所述DAC電路的第一比較器，及耦合在所述第一比較器與所述DAC電路之間的第一組存儲(chǔ)電路。在一個(gè)方面中，所述SAR ADC包含耦合到所述DAC電路的第二比較器，及耦合在所述第二比較器與所述DAC電路之間的第二組存儲(chǔ)電路。在一個(gè)方面中，所述SAR ADC包含控制電路，所述控制電路經(jīng)配置以針對(duì)對(duì)應(yīng)于所述輸入電壓的多個(gè)位中的每一者選擇對(duì)應(yīng)的比較器來確定所述多個(gè)位中的所述每一者在對(duì)應(yīng)的時(shí)間段期間的狀態(tài)。

技術(shù)領(lǐng)域

本公開大體上涉及通信系統(tǒng)，包含但不限于功率高效逐次逼近模/數(shù)轉(zhuǎn)換器(SAR-ADC)。

背景技術(shù)

通信及計(jì)算裝置的最新發(fā)展要求高數(shù)據(jù)速率。例如，網(wǎng)絡(luò)交換機(jī)、路由器、集線器或任何通信裝置可高速(例如，1Mbps到100Gbps)交換數(shù)據(jù)以實(shí)時(shí)地流式傳輸數(shù)據(jù)或以無縫方式處理大量數(shù)據(jù)。為了提高帶寬效率，信號(hào)的幅度或電壓可表示多個(gè)位，且信號(hào)可通過纜線或無線介質(zhì)在兩或多個(gè)通信裝置之間交換。例如，1.2V的信號(hào)可表示[00010110]，且1.3V的信號(hào)可表示[00011001]。為了將輸入信號(hào)的電壓轉(zhuǎn)換為對(duì)應(yīng)的位，一些通信裝置實(shí)施SARADC。例如，SAR ADC可通過逐次逼近來確定與輸入信號(hào)相對(duì)應(yīng)的多個(gè)位。

發(fā)明內(nèi)容

本文公開的各種實(shí)施例涉及一種用于數(shù)據(jù)通信的裝置。在一些實(shí)施例中，所述裝置包含采樣及數(shù)/模轉(zhuǎn)換(DAC)電路，其用于對(duì)輸入電壓進(jìn)行采樣以獲得第一采樣電壓。在一些實(shí)施例中，所述裝置包含耦合到所述采樣及DAC電路的第一比較器。在一些實(shí)施例中，所述裝置包含耦合到所述第一比較器及所述采樣及DAC電路的第一組存儲(chǔ)電路。在一些實(shí)施例中，所述第一組存儲(chǔ)電路經(jīng)配置以存儲(chǔ)與輸入電壓相對(duì)應(yīng)的多個(gè)位的第一子集的狀態(tài)。在一些實(shí)施例中，所述裝置包含耦合到所述采樣及DAC電路的第二比較器。在一些實(shí)施例中，所述裝置包含耦合到所述第二比較器及所述采樣及DAC電路的第二組存儲(chǔ)電路。在一些實(shí)施例中，所述第二組存儲(chǔ)電路經(jīng)配置以存儲(chǔ)與所述輸入電壓相對(duì)應(yīng)的所述多個(gè)位的第二子集的狀態(tài)。在一些實(shí)施例中，所述裝置包含耦合到所述第一比較器及所述第二比較器的控制電路。所述控制電路可經(jīng)配置以在第一時(shí)間段期間針對(duì)與所述輸入電壓相對(duì)應(yīng)的所述多個(gè)位中的目標(biāo)位，選擇所述第一比較器來確定所述目標(biāo)位的狀態(tài)。所述第一比較器可根據(jù)所述第一采樣電壓來確定所述目標(biāo)位的所述狀態(tài)。

在一些實(shí)施例中，所述第一比較器具有比所述第二比較器更快的檢測(cè)速度，其中所述第二比較器具有比所述第一比較器更高的靈敏度。

在一些實(shí)施例中，所述第一組存儲(chǔ)電路中的對(duì)應(yīng)一者經(jīng)配置以存儲(chǔ)所述目標(biāo)位的所述確定狀態(tài)。

在一些實(shí)施例中，所述控制電路經(jīng)配置以在第二時(shí)間段期間針對(duì)所述多個(gè)位中的另一目標(biāo)位進(jìn)行選擇，且所述第二比較器經(jīng)配置以確定所述另一目標(biāo)位的狀態(tài)。在一些實(shí)施例中，所述控制電路經(jīng)配置以根據(jù)預(yù)定序列在所述第一時(shí)間段期間選擇所述第一比較器且在所述第二時(shí)間段期間選擇所述第二比較器。在一些實(shí)施例中，所述采樣及DAC電路經(jīng)配置以至少部分地基于所述目標(biāo)位的所述狀態(tài)對(duì)所述輸入電壓進(jìn)行采樣以獲得第二采樣電壓。在一些實(shí)施例中，所述第二比較器經(jīng)配置以根據(jù)所述第二采樣電壓來確定所述另一目標(biāo)位的狀態(tài)。在一些實(shí)施例中，所述第二組存儲(chǔ)電路中的對(duì)應(yīng)一者經(jīng)配置以存儲(chǔ)所述另一目標(biāo)位的所述確定狀態(tài)。

在一些實(shí)施例中，所述控制電路經(jīng)配置以響應(yīng)于所述目標(biāo)位是所述多個(gè)位的所述第一子集中的一者，針對(duì)所述目標(biāo)位選擇所述第一比較器。

在一些實(shí)施例中，所述第一比較器的輸出直接耦合到所述第一組存儲(chǔ)電路的輸入端口，其中所述第二比較器的輸出直接耦合到所述第二組存儲(chǔ)電路的輸入端口。